随着芯片技术的发展,物联网技术开始向智能方向发展,加速了人们实现智能化生活的步伐。在物联网的终端设备中,都有一个被称为处理器的核心芯片,这些处理器芯片可以实现图像识别、语音识别、手势识别、智能驾驶等功能,而这些处理器对功耗和面积的要求则相对更高。传统的芯片指令集架构如x86和ARM架构,由于对知识产权的保护往往需要高昂的授权费用且核心技术容易受制于人。精简指令集（Reduced Instruction Set Computering,RISC）是一款开源的指令集架构,具有用户可定义、性能优越、扩展性强等优势。本文将基于RISCV指令集,使用Verilog HDL语言完成神经网络处理单元（Neural-network Processing Unit,NPU）中标量处理器（Scalar Processing Unit,SPU）的设计,并利用通用验证方法学（Universal Verification Methodology,UVM）对该模块进行验证。主要的工作如下:一、分析RISC-V指令集的优势,并以该指令集为基础,完成了NPU处理单元中SPU模块的设计,并对该设计进行了逻辑综合。该模块包含了四级流水线,实现了RISC-V 32I的基本指令集,在NPU处理单元中实现了跳转控制及配置寄存器的功能。二、为SPU模块搭建相应的验证平台,该验证平台有多个driver组件,scoreboard组件及其它组件,具有可复用性、移植性强等优势。三.、在搭建的验证环境的基础上,开发不同的测试用例对SPU模块进行验证,并结合仿真的波形分析部分RISC-V指令的运算过程。在验证的后期,通过回归测试收集覆盖率来衡量验证的进度。