随着微电子电路与元器件的尺寸不断降低至亚微米甚至纳米尺度，下一代纳米电子器件的概念应运而生。然而传统的光刻与离子注入等工艺已经接近其加工精度的极限，无法满足微电子技术对更小尺寸与更低功耗的追求。与此同时，外延生长的纳米结构由于具有更低的维度、良好的单晶结构、优良的界面特性和多样化的导电特性而有望成为纳米器件的组成单元，例如肖特基接触、欧姆接触、导电互连线等。而元器件的导电特性对于电路的设计和平稳运行具有至关重要的影响，因此研究纳米接触的导电特性是将纳米结构推向实际应用的关键环节。因此，本文选用半导体工业中广泛应用的Si和Ge作为基底，采用分子束外延方法制备纳米结构，并用超高真空扫描隧道显微镜对铁硅化合物平板状岛和三维岛、锰硅化合物纳米线和铁锗化合物三维岛等多个体系进行了系统的电输运特性研究，并深入探讨了影响纳米接触电输运特性的因素。本文的主要工作和研究成果如下：　　1.在n型和p型Si(111)衬底表面于650℃下采用反应外延的方法沉积Fe，生长出正三角形FeSi2平板状岛。原子分辨图像表明岛表面的(2×2)重构为金属性?-FeSi2相所特有，通过针尖接触纳米岛测量两种掺杂类型的Si与平板岛接触的电流-电压（I-V）曲线，证明了平板岛与两种衬底均形成具有单向导通特性的金属-半导体肖特基接触。采用肖特基势垒模型对I-V曲线进行拟合，发现接触的理想因子远大于1，势垒高度为~0.35 V，远小于宏观接触，表明纳米接触中传统的热电子发射电流已经失去主导地位，取而代之的为非理想电流传输途径。对非理想传输途径中的隧穿电流、表面少数载流子复合电流和表面态传导电流的理论分析表明，隧穿电流和表面少子复合电流为可能的主导电流传输途径。　　2.通过精确地控制铁硅化合物的生长参数，使FeSi2平板岛周围产生衬底表面双原子层剥离导致的腐蚀坑，从而显著地改变了接触周围的表面特性。对比研究了腐蚀坑内和坑外的纳米到的I-V特性，发现腐蚀坑内纳米接触的电流强度比坑外小将近一个数量级，有效势垒高度高~0.07 V。证明了接触周围表面特性的改变对其I-V特性产生显著的影响，从而表明纳米接触中表面电流占据主导地位。通过计算腐蚀坑内和坑外纳米岛的表面态电导，发现坑外的表面态大小为~10-9???量级，而坑内为~10-10???量级，表明腐蚀坑的存在几乎阻断了表面态传导电流，并计算出表面态传导电流的贡献为0-2 nA。通过对比表面态传导电流与削弱的表面电流强度，发现表面少子复合电流应是主导的表面电输运途径，其强度可以达到几十nA。　　3.在n型和p型Si(111)和Si(110)衬底上于~570℃反应外延生长MnSi1.7纳米线。对比测量两种掺杂类型衬底上纳米线的I-V特性，发现纳米线和n型与p型衬底均形成类似肖特基接触的单向导通特性。通过对比Si(111)和Si(110)衬底上纳米线的反向I-V曲线得到两种衬底表面传导电流的差异，其中Si(111)衬底在表面费米能级附近具有较高的态密度，导致其反向电流由表面少子复合电流主导。而Si(110)表面则仅有表面态电导引起的线性反向I-V特性。通过研究电流密度随纳米线长度的变化趋势发现，纳米线在长度方向上的量变积累会引起接触特性产生质变，由类似零维纳米岛与Si衬底的接触逐渐转变为一维纳米接触，其主导电流模式由少子复合电流逐渐转变为隧穿电流。导电特性转变的特征长度处于200 nm附近，因此我们将此长度对应的长宽比（12-18）定义为从电学角度区分零维与一维接触的特征长宽比。　　4.在Si(111)和Ge(111)衬底上生长出三维纳米岛（3D岛），通过对比Si(111)衬底上腐蚀坑内和坑外的3D岛的I-V特性曲线，发现在平板岛中起主导作用的表面少子复合电流在3D岛与衬底接触中失去主导地位。我们将3D岛/Si接触的主要电流贡献归因于势垒区厚度降低和界面位错缺陷导致的隧穿电流增大。通过肖特基势垒模型拟合得到3D岛/Si接触的平均有效势垒高度为~0.28 V，证明了3D岛比平板岛具有更低的接触势垒。通过测量Ge(111)衬底上生长的铁锗化合物3D岛与衬底的接触特性，我们首次证明了3D岛与Ge(111)形成低电阻的欧姆特性，其I-V特性曲线为线性，接触的电阻为~2.6 M?。我们认为欧姆接触形成的主要原因为半导体Ge具有比Si更小的带隙，因此在相近的掺杂浓度下，Ge中的多数载流子更容易被激发进入导带，从而使接触时Ge一侧的势垒区厚度降低。于是在相近条件下3D岛与Si形成金属-半导体肖特基接触，而与Ge形成欧姆接触。