随着现代雷达技术的飞速发展,雷达系统的作用不仅在民用方面发挥着非常重要的作用,例如雷达的导航、测绘等功能；在除了战争之外的军事应用方面,雷达系统也扮演了非常重要的地位。但是在实际应用中,对雷达系统的测试,特别是发射信号的测试,如果仅仅采用外场试飞的方式,那么将投入很大的开支在人力、物力等方面,同时环境条件的不可控性,也大大增加了调试的难度。于是对发射信号的模拟就成为必然趋势,可重复性高,可多次模拟同一情况下雷达的性能,便于分析,为现场调试和对接做好了充足的准备,缩短了工作周期。因此对各种各样的雷达基准信号的模拟是十分必要的。本文通过提出一种基于FPGA的雷达基准信号的数字中频模拟,将基带信号数字上变频至中频段进行数字模拟,以便在雷达系统级调试条件不具备的情况下,对雷达系统的后端进行模拟。文章详细讲解了整个设计系统的结构原理和方法,和常见雷达基准信号的原理及其雷达基准信号的产生方式,并在此基础上对产生雷达基准信号的关键模块进行了分析。课题自主开发的雷达基准信号主要分为四个模块：基准信号的产生模块、数字上变频处理模块、数模转换模块和接口模块。采用同步时钟电路和同步复位设计方案,各种基准信号的时序受PRF的控制,同时讲解了直接数字频率合成(DDS)技术、数字上变频技术、数字下变频技术、DDR存储技术等关键性技术。本课题采用Verilog HDL硬件编程语言完成硬件电路的设计和实现,结合EDA软件Modelsiml0.0对电路进行仿真和综合,结合Matlab对仿真的结果进行算法验证,在QuartusⅡ的FPGA芯片上实现了功能和性能验证,并通过示波器显示结果图。调试结果显示,本课题设计的电路可完成带宽600MHz,中频1.2GHz,高频3.6GHz的设计要求,也能完成三角波、锯齿波、点频、线性调频信号等雷达信号的模拟,在一片FPGA芯片上实现了整个雷达基准信号的数字中频模拟。