功耗问题已经成为集成电路设计中继速度、面积和可测性之后又一个重要的研究热点。本文进行了具有零翻转功能地址总线和门控时钟的设计，完成对以Leon3为核心的SoC功耗的优化设计。嵌入式系统中，总线的功耗占总功耗的60％左右，对总线进行功耗优化是SoC低功耗设计的首选目标。本文采用VHDL语言完成地址总线的TO(总线零翻转)编码设计，有效地减少地址总线的翻转次数，从而降低整个SoC系统的功耗。分析结果显示，在对5000条连续地址进行访问时，总线采用TO编码技术比未采用TO编码技术总的动态功耗降低了11.29％。另外，功耗还可以使用RTL门控时钟进行进一步的优化。本文介绍了门控时钟技术的特点，讨论门控时钟对综合和时序分析的影响。利用Synopsys公司的Design Compiler工具在综合时完成了门控时钟的设计，分析结果显示，在我们的设计中，使用RTL门控时钟可以使系统动态功耗降低15.5％，面积也略有改善。利用Design Compiler和Power Compiler工具对采用这两种技术设计的SoC的总功耗进行分析，系统的总功耗降低了25.22％，优化效果明显。本设计成功地使用总线编码技术和门控时钟技术对设计的功耗进行了优化，在低功耗设计方面具有丰富的理论指导意义的实践意义。