当传统的2D平面上的摩尔定律遇到瓶颈时，具有高速、高集成度、多功能、微型化的3D集成技术的出现使得摩尔定律得到了延续和发展。作为包括3D NoC（Network-on-Chip）在内的众多3D集成电路垂直互连结构的TSV（Through SiliconVia），它的性能在很大程度上决定整个3D器件的性能。因此对其传输特性和相应的低功耗技术的研究就具有重要的意义。本文总结了TSV及3D NoC最新的国内外发展现状，在此基础之上，在HFSS仿真环境下，证实了TSV的插入损耗与其材料和结构参数有关，得出了两者关系的五条结论，并对其原因进行了理论分析，从理论和实验上都证明了TSV的插入损耗与TSV本身的参数有确定的关系。利用TSV的静态解析模型，得到了不同几何参数下的电学参数，并选定特定尺寸并得到其电阻RTSV为134.0mΩ，电容CTSV为82fF，电感LTSV为14pH，基于以上参数得到了TSV等效电路模型。最后在Cadence Spectre仿真环境下对基于以上模型的SSDLC₁、SSDLC₂、DIFF、MCML四种典型的低摆幅收发电路的特性进行了仿真分析，得到了其功耗和延迟等特性。