任意波形发生器（Arbitrary Waveform Generator,AWG）作为测试测量仪器中的一种通用信号源,可用来产生高带宽、高频率分辨率、相位可连续变化的波形信号。现代化测试领域中对任意波形发生器的存储深度、通道数目等指标要求逐渐提高,需要为每个通道均提供高速数据传输接口以及大容量存储器,导致在进行多通道设计时波形合成模块的器件规模成倍增加,目前国内的芯片集成度以及仪器结构设计难以同时满足高存储深度与多通道的要求。针对此问题,本文基于10GSPS任意波形发生器项目,设计一种具有总线扩展、时钟产生、通道同步等多功能的底板,通过底板+模块的组合方式来完成10GSPS八通道任意波形发生器的设计。主要工作内容如下:1、项目整体分析与功能划分。从任意波形发生器的设计结构进行分析,对比不同结构下仪器的特点,采用底板+模块的组合方式作为本项目的设计结构。随后对底板与各模块进行功能划分,将每两通道设计成一个波形合成板卡,充分发挥双通道高速DAC的性能;在底板中,针对上位机总线输出接口数量不足的问题,设计数据总线扩展功能,保证各通道能独立输出波形信号。针对多通道的同步问题,设计时钟产生与触发调理功能,为各波形合成模块提供同源的时钟与同步触发信号。2、底板总体方案设计。根据底板的各项功能,完成对应的方案设计。根据项目2G样点/通道的存储深度要求,采用PCIe2.0×4总线作为本项目的数据传输总线,通过PCIe Switch对上位机的输出总线进行扩展,分别给到底板与四个波形合成板卡;通过时钟扇出器+分配器的方式对时钟源进行扩展,满足各波形合成模块中JESD204B链路、DAC、FPGA等器件对时钟及其同步的需求,并对跨模块的时钟合成方案进行划分;采用高分辨率DAC+高速比较器的方式对外部触发源信号进行调理,实现触发信号满足0.1V分辨率以及-1.25V～+1.25V幅度范围的指标要求;由于上位机的总线枚举特性,需要底板与各波形合成模块先于上位机上电,通过电源开关电路来实现各模块的分时上电以及仪器的待机功能。3、底板硬件电路的设计与实现。根据底板各方案中的指标要求,对关键器件进行选型并设计出具体硬件电路。完成PCIe Switch外围电路的设计,并对总线扩展功能进行验证;根据器件手册,对时钟与触发电路进行电阻端接匹配,并验证各级芯片的输出电平标准;完成底板的电源电路以及电源开关电路的设计;对PCB板级布线的延时进行评估,控制各模块之间的传输线延时差在10ps以内。最后对底板的硬件电路进行测试,根据测试结果表明,底板能将上位机的波形数据与控制命令准确地发往各模块中;底板为各模块所提供的的时钟信号同步精度为200ps,触发信号同步精度为40ps。