论文部分内容阅读
近年来,集成电路芯片向着深亚微米、纳米方向发展,其功能日益复杂,集成密度成倍增加。这样的发展趋势一方面使得集成电路越来越精密,功能日渐强大,方便人们的生产生活;另一方面,复杂的内部结构,高速的系统时钟也给电路的测试带来了巨大的困难。随着传统的测试方法越来越无法跟上集成电路发展的脚步,人们提出了可测试性设计:即在电路设计时,就充分考虑电路如何测试的问题,使得电路在生产出来以后能比较容易地被测试。扫描路径测试(Scan Path Test,SPT)、边界扫描测试(Boundary Scan Test,BST)、内建自测试(Build In Self Test,BIST)是常用的几种可测试性设计技术。另一方面,随着集成电路测试问题的复杂化,遗传算法作为一种成熟的优化算法,近年来也被广泛应用于集成电路测试领域,解决了许多实际问题。本文在阐述数字电路测试和遗传算法的基本理论的基础上,分析了BIST技术尤其是LFSR(Linear Feedback Shift Register)和存储式TPG(Test Pattern Generator)相结合的混合BIST技术的基本原理。针对这些测试技术中存在的一些问题,提出了一种由被测电路(Circuit Under Test,CUT)自己产生测试向量的自动测试生成方法。该方法将被测电路不仅仅看作是被测的对象,而且将其当成是一种可利用的资源。该方法使用寄存器捕获电路部分内部节点对当前测试向量的响应,并反馈到原始输入端作为下一个测试向量。通过这样的一种“自反馈”结构,被测电路在施加了第一个测试向量后,后续的测试向量可以自动生成,有效的避免了存储所有的测试向量所带来的巨大开销。文章以C17电路为例,详细介绍了该方法的基本思想及具体的实施过程。并结合测试集海明距离和电路节点偏移率,给出了一个可行的基于遗传算法的测试向量生成算法。通过对benchmark 85基准电路的实验,证明该算法能够在较短时间内寻找到一种近似最优的反馈方式,该反馈方式所确定的测试集能在较短的向量长度下达到较高的故障覆盖率。文章中还提出了非分段重播种、分段重播种及重换反馈组合等多种方法,对伪随机向量故障覆盖率不足的问题进行改进,并进行了相关的实验。最后,本文参照LFSR和存储式TPG相结合的混合BIST,提出使用精简后的MINTEST测试集作为对通过“自反馈”结构生成的测试集的补充,来完成对电路剩余故障的测试。相关的实验数据表明,该方法在不降低故障覆盖率的情况下,测试向量总长度和ROM大小相比较LFSR和存储式TPG相结合的混合BIST方法分别平均降低了16.40%和33.26%,充分说明了本方法的可行性。