深度学习算法中,卷积神经网络是最具代表性的模型,被广泛应用在图像分类、非线性预测等场景中,展示了高度的智能特性。卷积神经网络中的操作运算以卷积运算为主,其中涉及到密集矩阵相乘等大规模运算,导致运算过程中需要消耗大量的存储和计算资源。尤其是在矩阵规模较大时,传统的微电子处理器难以为卷积神经网络提供足够的算力,运算效率较低。近年来,光学计算由于其速度快、并行性和功耗低的特点,被逐渐运用在卷积神经网络的加速技术中。光学计算的核心是马赫-曾德尔干涉仪（MZI）,通过MZI级联形成网络结构阵列,根据矩阵奇异值分解原理,输入相干光时,MZI网络阵列中光的相干传输可以等效于实现速度极快的高阶模拟矩阵运算。但是,现如今光计算发展仍不够成熟,无法实现全光学计算的神经网络,需要结合微电子处理器作为数据流控制和非线性运算部分使用。在光计算芯片+微电子处理器构成的混合神经网络中,矩阵运算在光速下进行,因此光神经网络的计算速度瓶颈主要在于电光接口的速度上,不仅需要高速DAC和ADC的硬件支撑,并且需要足够带宽的数字信号流进行匹配。本研究采用FPGA开发板作为光电混合神经网络的微电子处理器的数据流控制部分。FPGA是一种具有丰富硬件资源的现场可编程集成电路,凭借其强大的并行信号处理能力,在应对密集型的数据流式处理任务时表现出众,常用作神经网络的硬件加速平台,与GPU相比还具有功耗低的优势。但是,FPGA在复杂任务的调度上,FPGA却远不及ARM处理器灵活高效。因此,使用集成了ARM处理器和FPGA的异构So C开发平台,进行软硬件协同开发,可以充分发挥二者架构的独特优势,兼具了FPGA的高并行性与ARM处理器的高灵活性。此外,FPGA中拥有各种功能强大的IP软核,对IP软核进行客制化设计可以简化各种开发需求,提高开发效率,加速设计收敛过程。最终,在Xilinx ZCU111开发平台中搭建了光电混合神经网络的数字流异构控制平台,其中ARM Cortex-A53作为主处理器,Ultra Scale+FPGA作为协处理器,并基于IP软核设计了高速数模转换接口,其中DAC采样频率为0.98GSPS,ADC采样频率为1.96GSPS。本设计实现的高带宽数据流通路为光计算芯片在神经网络上的应用提供了一种有效的数字控制平台。