论文部分内容阅读
集成电路测试技术是生产高性能集成电路和提高集成电路产量的关键。基于固定型故障模型的测试方法已不能满足高性能集成电路，尤其是对CMOS电路的测试要求，80年代早期提出的稳态电流测试(IDDQ)逐渐成为了工业界接受的测试方法。然而，CMOS电路中的某些故障，例如开路故障，仍然无法用稳态电流测试或逻辑测试的方法检测出来。正是由于这些方法的局限性，人们提出了瞬态电流测试方法(IDDT)，试图采用IDDT的方法来检测其它测试方法所无法检测的故障。该方法通过监测被测电路瞬态电流的大小以提高产品质量，满足人们对设备可靠性不断提高的要求。 实际上，即使是采用相同生产流程，生产出同种类型的逻辑门的实际延时也可能不同。因此，在实际测试应用中，根据固定门延时所产生的测试向量可能无法激活故障，也可能减小故障电路和无故障电路平均瞬态电流的差别而达不到可测的要求。本文提出了一种新的测试产生方法，用该方法所产生的测试向量，当门延时在一定范围内发生随机变化的情况下，既可以激活故障，又能使故障电路和无故障电路的IDDT的差别不发生太大的变化。实验表明，采用新方法所产生的测试向量，当门延时在其标称值的50％到150％的范围内随机变化的情况下，可以保证95％以上的有效性。 此外，本文在充分考虑门延时对瞬态电流测试影响的前提下，对FAN算法做出了进一步的改进，通过对D和／D赋值线的跟踪来评估电路中冒险的个数及其对测试的影响以降低冒险对测试产生造成负面作用，从而保证了测试向量的稳定，降低了测试产生时间。 在上述工作的基础上，本文提出了一种有效的基于瞬态电流测试的BIST设计。在BIST设计中，本文采用了一种具有规则性，模块化和层叠结构的自动控制单元（CA）取代线性反馈移位寄存器（LFSR）来构造伪随机测试向量生成器，并与两个移位寄存器协同工作，产生连续的测试向量对。