随着信息技术的发展,人们对数据的需求越来越大、越来越迫切。图像数据是最常见的数据形式,其庞大的数据量给系统传输与存储工作带来巨大的挑战。图像压缩技术因此得到了广泛的应用与发展。又因为某些应用场合对实时性要求的不断提高,基于软件的图像压缩方式越来越难以满足实际需求。FPGA因其高速、并行的运算特点以及专用芯片无法超越的设计灵活性,使得它在硬件图像压缩领域所扮演的角色越来越重要。本文主要研究基于FPGA的静态图像压缩算法的实现与验证。简要介绍了JPEG静态图像压缩标准的基本原理,着重介绍了JPEG基本系统所涉及的算法与实现方法。根据压缩算法的主要实现步骤,将其分为1D-DCT模块、2D-DCT模块、量化与Zig-Zag扫描模块和熵编码模块。采用AAN算法实现1D-DCT,耗时6个时钟周期,包含29次加法运算和5次乘法运算,同时引入流水线设计思想,使其支持数据连续输入与输出,保证运算的实时性要求；利用两个1D-DCT模块与存储模块组成2D-DCT模块,存储模块通过乒乓操作实现数据实时缓存；量化扫描模块对余弦变换系数进行量化扫描,结果包含DC系数和AC系数；分别对DC系数进行差分预测编码,对AC系数进行行程编码。然后进行熵编码,得到Huffman码流。本文对各模块进行了Matlab原理仿真、FPGA设计实现与Modelsim仿真,搭建了系统硬件测试平台,通过USB2.0接口将最终结果传输至上位机。硬件平台主控芯片为Altera公司的EP3C16F484I7,原理仿真软件选择Matlab2011a,开发环境选择QuartusⅡ12.0,仿真软件选择Modelsim 10.0c。经测试,当时钟为100MHz时,压缩系统工作稳定,输出正确,压缩率达4.92,满足设计要求。