伴随着5G技术、物联网技术等新兴技术的快速发展,信息的传播速度与传播的节点数呈爆发式增长,在这种情况下,改善和维护信息安全变得愈发重要。健全且可靠的加密系统是确保信息系统与个人信息的机密性与完整性的关键,真随机数发生器作为加密系统一个基本单元,其为加密系统提供独立且不可预测的随机数,对于加密系统中的中可信执行和可信通信起着至关重要的作用。本文分析并研究了传统三段式真随机数发生器设计结构,指出了其存在的功能完整性缺陷,传统的三段式设计中熵源、采样、后处理设计无法对电路在受到攻击或因电路老化而生成的劣质随机数做出反应。本文从提高真随机数发生器功能完整为出发点,提出一种全新的数字真随机数发生器结构,通过设计片上统计检测模块,实现采样序列的随机性的实时监控,当采样序列的波动超出了随机性的限制范围时,拉高错误信号,阻止随机数的消费者使用不合格的随机数。在此基础上,本文基于电路内置测试设计思想,充分利用伪随机数发生器生成序列的确定性与可再现的性质,设计了电路静态测试模块。在真随机数发生器随机数的生成过程之前,对电路中的关键采样组件以及统计检测组件进行电路检测,确保其工作状态良好。本文充分吸收借鉴了传统三段式真随机数发生器的设计优点,以提高电路稳定性为目标,优化了大量设计细节。比如,在熵源模块的设计中,通过分析熵源物理模型,设计了具有周期重启机制的震荡环电路结构,并设计使用时钟门控实现对振荡环路的控制,以保证振荡时钟的完整性。在采样电路设计中,设计了可配置分频电路解决振荡环频率过过高时采样电路稳定性差的问题。设计了采样时间可控的计频采样电路解决振荡环频率过低时抖动不足的问题。设计了频率检测电路使得真随机数发生器的用户能够根据频数、系统时钟频率、采样周期数估算出振荡环路频率。设计了冯若依曼矫正电路,并且解决了冯若依曼矫正过程丢弃数据不定与收集定长随机种子之间的矛盾。本文还通过设计基于有限状态机的控制模块使得本文真随机数发生器随机数生成过程可控,且拥有了对异常状态的处理能力。最后,本文在FPGA上进行了电路实现,并对其生成序列进行了随机性静态测试,最终通过了NIST SP800-22标准与AIS-31标准检测,检验了本文设计的随机数生成机制。