论文部分内容阅读
引领世界半导体的公司如IBM也纷纷采用SOI技术。国内在0.18微米节点以下尚无先进SOI制造平台。本文依托宏力先进工艺制程设备,与宏力合作开发国内首条具有自主知识产权的0.13微米SOI工艺,同时研究0.13微米SOI器件的翘曲和迟滞效应。本论文的主要成果和结论有:
1)在工艺开发中,发现衬氧高温炉管工艺形成STI底部空洞,通过快速热氧化工艺解决此问题。多晶硅栅厚度减至130纳米,为未来90及65纳米SOI工艺奠定基础。
2)以往SOI双栅结构认为可抑制翘曲效应。本论文发现0.13微米PD SOI双栅结构浮体器件仍有翘曲效应。通过超薄栅氧化层直接隧穿电流机制抬高浮体电位导致寄生双极型晶体管效应成功解释此翘曲效应。
3)对给定的栅电压偏置,在某个测量延迟时间(＜50ms)下,0.13微米PD SOI浮体器件输出特性曲线中存在迟滞效应。VDS=0-0.5V出现正迟滞现象,这是当VDS正向扫压时引入大量直接隧穿空穴电流注入抬高浮体电位;VDS=0.5-0.7V出现负迟滞现象,这是当VDS反向扫压时较强的碰撞电离产生大量热空穴抬高浮体电位。
4)我们发现栅电压会对迟滞效应起调制效应。对较低VDS正迟滞效应,VGS增加引起沟道耗尽区增大,额外空穴被推入浮体增强迟滞效应,当VGS继续增加而耗尽区达到最大时,沟道耗尽区不会扩大,空穴不再增加,反而漏-体结耗尽区缩小,消耗部分空穴,使迟滞效应减弱;对较高VDS负迟滞效应,VGS=0.8V附近碰撞电离发生时对应的VDS-Ⅱ最小,这意味着VDS方向扫压时,碰撞电离发生的VDS范围最广,产生最多的热空穴,因而迟滞效应最明显,而VGS=0或者VDD附近碰撞电离产生空穴较少,迟滞效应较弱。
5)我们同时还发现,浮体T栅/H栅体接触结构靠近体接触端的与器件多晶硅栅掺杂类型相反的多晶硅,能够向浮体引入大量的直接隧穿电流,使得器件多晶硅栅端直接隧穿电流及碰撞电离引起的浮体电位变化不再明显,从而成功抑制了该迟滞效应。