在近几十年以来,随着信号处理、汽车电子、军事雷达、软件无线电等领域的发展,人们对模数转换器（Analog-to-Digital Converter,ADC）的要求也越来越高,主要体现在对ADC的高采样速度和高分辨率两个设计指标上面。在实际的设计当中,ADC的高速度和高分辨率往往是相互制约的存在,达不到既拥有高处理速度又拥有高分辨率的性能,而时间交织模数转换器（Time-interleaved ADC,TIADC）的提出恰恰解决了这一问题,利用多片低速模数转换芯片组合实现的时间交织采样（Time-interleaved Sampling,TIS）系统,能够很好的满足人们对高转换速度和高分辨率的要求。TIS系统的提出为高速的模数转换系统提供了新的方向,大量的研究人员开始深入的研究。在实际的系统搭建应用过程中,进一步研究发现,由于制造工艺水平的限制,TIS系统存在着大量的通道失配,这些失配大致可以分为三类,包括有直流偏置失配、增益失配、采样时钟偏斜失配。如果不对这些通道失配进行校正,由通道失配产生的失配误差将会直接作用到系统上,严重影响系统的性能,降低系统的整体指标。纵观当下国内外的研究情况,国内实现高速TIS系统的技术水平与国外相差巨大。由于国内研究起步比较晚,理论成果相对较少,对于TIS系统通道失配校正技术的需求也变得尤为迫切。结合现场可编程门阵列（Field Programmable Gate Array,FPGA）具有可编程性强、处理速度快、控制灵活度高等特点,本课题针对基于FPGA的TIS系统误差校正技术进行了深入的研究,着重利用全数字后台方式实现对TIS系统通道失配误差的校正,本文的工作如下:1)对TIS系统工作原理进行了详细的介绍,分析了实际系统工作过程中,会产生的各种误差,介绍了基于一阶统计量的TIADC全频段直流、增益、采样时钟偏斜失配误差校正方法,在此基础上进一步推导出基于自相关的时钟偏斜失配估计子和基于二阶泰勒的采样时钟偏斜失配校正结构。2)针对TIS误差校正系统的核心模块进行了FPGA设计实现,包括直流偏置误差校正模块、增益误差校正模块、采样时钟偏斜模块。结合理论研究分析了有限冲击响应（Finite Impulse Response,FIR）数字滤波器的原理,通过分析已有的滤波器FPGA实现结构,选择出了适合本TIS误差校正系统的滤波器实现方案,并在此基础上做出了优化和改进,提出了一种适合高速TIS误差校正系统全速多相滤波器结构。3)完成系统性的联调和分析,针对每个模块的功能和时序以及性能进行测试分析,在不同程度上对每个模块进行了优化和改进,在节约系统硬件资源的基础上,同时也提高了系统的整体运行速度。根据以上研究基础和核心模块设计,通过系统性的调试组装完成了14bit-25.6GHz的8通道TIS误差校正系统搭建,最终结合MATLAB完成了系统性能和指标的测试,验证了系统的可行性和优良性。