近年来,在高质量的视频信号处理、高性能数字化通讯以及医学成像等方面,需要采用高速高精度的A/D转换器。为了满足这些需求,需要在电路结构和工艺技术方面进行不断的研究,特别是应用标准CMOS工艺来制造这种ADC。ADC的设计和制作正在朝着低功耗、高速、高分辨率的方向发展。由于具有高精度和高采样速率等优点,流水线结构ADC的研究和设计引起了广泛关注。课题采用0.18μm标准CMOS工艺设计了一种12位高速高精度流水线ADC。流水线ADC主要包括模拟电路部分和数字电路部分,论文主要对模拟部分及时钟产生电路进行了设计,并对数字纠错部分作了详细的理论分析。该ADC主要由11级流水线组成,前10级结构相同,为每级1.5位,包括动态比较器、子DAC及余差放大器;最后一级为2位ADC。首先,在深入研究电路工作原理的基础上,进行ADC系统设计,并对整体电路进行系统仿真和分析。从影响ADC性能的各种非理想因素入手,在逐一改善这些非理想因素影响的过程中,确定电路的具体结构。然后,详细论述动态比较器、子DAC、CMOS运算放大器、开关电路、MDAC电路及时钟产生电路的设计和仿真,深入分析电路仿真结果,确保设计电路达到需要的性能指标。最后,深入讨论模拟部分版图设计相关问题,并完成了版图设计和验证工作。设计的整个电路达到主要性能指标为:分辨率为12位、最高采样率为100MSPS,1.8V单电源供电,功耗约为80mW,采用差分输入,线性度良好,其INL＜0.5LSB,DNL＜0.5LSB。