随着音频、视频、多用户终端等高度综合化业务在航空航天领域的应用,传统的RS422、1553B等总线所提供的数据带宽已难以满足传输高数据带宽的需求。因此,更高传输速率的串行总线技术,如FC-AE、SpaceWire等应运而生,这些高速总线中,时钟数据恢复电路(Clock and Data Recovery,CDR)是其中的关键模块,这是由两个因素决定的:一方面CDR电路提供整个系统电路的基准时钟;另一方面CDR电路根据串行输入数据的相位调整数据采样时钟的相位,恢复时钟,并对高速串行输入数据进行重定位。随着集成电路工艺进入深亚微米阶段,空间环境中使用的时钟恢复电路稳定性面临极大挑战:(1)数据传输速率达到上Gbps时,辐照产生的瞬态脉冲持续时间的宽度与数据位宽可以比拟,区分和处理瞬态脉冲本身存在极大困难,单粒子瞬态效应会导致恢复的高速时钟抖动加剧、从而增加数据误码;(2)频率源是电子系统中抗辐照加固的薄弱环节,受单粒子瞬态脉冲效应影响会产生相位偏移、时钟抖动,甚至失锁等问题。传统的频率发生器和CDR环路结构难以有效的免疫空间环境中的单粒子效应影响。因此,研究适合空间环境应用的高速串行通信芯片的频率源和CDR电路对空间数据高速传输具有重要的意义。本文针对高速接口中时钟数据恢复电路信号稳定性展开研究,主要工作如下:(1)深亚微米工艺条件下,面向辐照环境应用中的CDR架构稳定性分析与研究;(2)在辐照环境下,高速锁相环电路中的单粒子瞬态脉冲效应分析与加固研究。针对第一个问题,本文分析了传统单环时钟恢复电路结构本身和受到单粒子瞬态脉冲影响,而导致恢复时钟抖动过大的原因,提出了一种新型的双环插值结构电路,降低了恢复时钟的抖动;针对第二个问题,本文提出了一种数字控制滤波思想来降低电荷泵和偏置电路中单粒子瞬态效应对振荡器的影响,从而降低时钟的抖动,上述两个措施最终提高了时钟数据恢复电路的稳定度。本文研究工作是基于商用工艺上进行的,对航空器件国产化、低成本化有重要的意义。本文第三章对第一个问题展开分析并提出核心创新结构:基于半速率数字鉴相器结构的时钟数据恢复技术,参与鉴相的四个正交相位时钟,其上升、下降沿不可能完全对称,导致对连续数据采样的起始时刻也有差异,存在鉴相“死区”。因此恢复的时钟最终是动态“稳定”在某几位插值相位之间,当恢复时钟控制位稳定在低权位与高权位边沿时,这种情况会导致大的时钟相位抖动。基于上述分析,本文提出了一种新型的时钟控制环和数据延迟环,通过时钟和数据两个环路的调节,将最终恢复时钟动态稳定在低权位之间,降低了恢复时钟的抖动。另外对于单粒子脉冲效应的影响,本文提出了改进型鉴相器、数字滤波整形、格雷码计数,以及校正电路等综合手段降低软错误发生概率,提高恢复时钟的平稳性。本文第四章对第二个问题展开研究,分析了锁相环中各个模块单粒子瞬态效应的影响,提出了一种电荷泵注入脉冲的系统分析方法。本章最后针对前人分析的研究结果:电荷泵中输出级晶体管受单粒子瞬态效应的影响最为严重,提出了一种新型的数控抑制(Numerical Control Restrain,NCR)方法,通过利用鉴频鉴相器相位超前和滞后指示信号,控制电荷泵电流脉冲与环路低通滤波器通路的开闭,当环路锁定时,尽管电荷泵受单粒子瞬态效应影响,产生了瞬时电流脉冲,但此时控制电荷泵充放电的信号并不打开NCR中电流通路,因此瞬态脉冲不能通过环路滤波器作用到振荡器上,也即是抑制掉了辐射电流脉冲,从而达到稳定时钟的目的。当锁相环锁定时,采用0.75pC电荷入射输出敏感点,对比发现能够抑制掉60%电流脉冲,频率变化减少一个数量级;同时将NCR电路用于振荡器偏置电路输出级,新结构也能够避免振荡器失锁。本文第五章进行了加固与非加固两种结构CDR电路测试验证,电路均采用130nm CMOS工艺。对两种电路进行脉冲激光注入试验表明:相同工艺条件下,对于无加固措施的CDR电路,激光等效线性能量阈值为50MeVcm2/mg时,恢复时钟出现单粒子瞬态效应;能量阈值达到75MeVcm2/mg时,电路锁定。而对于加固处理的CDR电路,当等效线性能量阈值为75MeVcm2/mg时,时钟发生单粒子瞬态效应;能量阈值达到100MeVcm2/mg时,电路锁定。通过仿真和激光模拟试验,证实加固后的CDR电路抗单粒子瞬态和单粒子锁定能力有明显提高,由于本文所提出的CDR电路稳定方法是基于电路架构级别的,因此对工艺具有更广泛的适用性。