随着多媒体业务的快速发展,视频压缩面临着一系列新的需求与压力。为了更好地对视频数据进行传输和存储,新的视频压缩标准相继诞生,如H.263、H.264、MPEG-4等,同时也伴随着更为复杂的编解码算法,这又必然加深了处理器系统的压力。多核处理器为多媒体通信的发展提供了一个有力的平台,基于多核处理器的视频编解码并行研究成为视频通信的研究热点之一。本文基于TILE64众核处理器,通过并行程序设计和汇编指令对H.264解码器进行优化。首先,研究分析了视频编解码的并行研究现状,并对H.264的关键技术和TILE64众核处理器进行了简要介绍,对多核并行程序设计中的关键问题进行了研究。随后,将H.264解码器移植到TILE64众核开发平台,并测试了解码器在单核上运行时的性能。根据测试结果以及对解码器各模块的分析,提出了解码器流水并行的新方法;根据对解码器运动补偿模块的分析,提出了插值并行的方案。随后对并行解码器架构进行了设计和实现。最后,对于分数像素插值模块,使用TILE64的汇编指令对代码进行了优化,提升了代码的性能。通过上述方案,本文实现了基于TILE64众核处理器的H.264并行解码系统。最后的实验结果表明,与串行解码器相比,本文实现的并行解码器可提高40%左右的解码速度,同时保持视频质量的PSNR不变,且主观质量良好。