本文研究运算器抵御硬件故障注入攻击的结构,在现有工作基础上研究密码协处理器的关键部件大素数模算术运算器的可检测硬件注入攻击的ASIC结构设计问题,并对相应的结构做了性能优化.大数模算术器件是许多公钥密码算法（如RSA和ECC）的核心部件,也是其中最耗时的部件.一直以来,大数模运算的快速实现和安全性是密码学领域的两大研究热点.其中,大数模运算的快速实现有相当详尽的研究,研究者们开发了大量的技术和算法来加速大数模算术.然而,由于攻击技术的发展,特别是硬件故障注入攻击的发展,使得大数模运算的安全性需要更多的关注.自然发生的故障或者人为注入的故障会使的密码芯片报废或者泄露出敏感信息.针对这一危机,有必要为大数模算术的硬件实现提供保护策略,这也是本文所关注的问题.首先,针对硬件故障注入攻击的威胁,提出了一类可抗硬件注入攻击的安全素域模乘法器,通过检测和报告算术部件中由注入故障引起的错误来抵御硬件故障注入攻击.确切地,每个安全结构都可以分为两个模块,其一为主功能模块,用以计算素域Montgomery模乘法,另一模块称为错误检测模块,用以检测自然发生或者人为注入的故障所引起的错误.其中,主功能模块被设计成高基底的脉动结构,并根据参数应用方式不同分为多种不同的计算型；错误检测模块使用线性算术码作为理论基础,检测并定位注入故障所引起的错误,且工作模式为本文定义的两种错误检测模式中的任意一种.本文探索了计算型和错误检测模式的多种组合,以找出二者最适宜的组合方式,并优化了主功能模块的结构以提高其吞吐率.在本文的两种错误检测模式中,平均故障延时占整个Montgomery模乘法运算时间的比例比相关研究者在针对二元域Montogmery模乘法保护的工作中要短.此外,第1Ⅱ模式的错误检测模块还能够对故障发生的位置进行定位.以1024比特的安全脉动素域Montgomery模乘法器的ASIC实现为例,当其计算型为（32×3）,且错误检测模式为第Ⅰ模式时,错误检测率为99.9985%,而错误检测模块带来的硬件开销和时间开销分别只有26.73%和0.73%.除此之外,平均故障延时占Montgomery模乘法时间的比例为8.56%,且其主功能模块的吞吐率比当前最好的结构快约34.44%.当错误检测模式为第1Ⅱ模式时,单一错误的检测率为96.77%,该值会随着错误个数的增多而指数增长,且此时平均故障延时占Montgomery模乘法时间的比例仅为1%左右.另外,当故障注入的位置不超过3时,第Ⅱ模式的错误检测模块可以以90.63%的概率定位故障注入的位置.其次,本文将针对素域Montgomery模乘法器的保护方案扩展到素域模除法结构中,在保持与素域Montgomery模乘法器当中相同的错误检测性能的同时,通过调整脉动模除法器中处理单元的位宽,大大降低了模除法器的输出缓存所占空间,提高了资源利用率.最后,综合利用可抗硬件故障注入攻击的素域Montgomery模乘法器和模除法器,构造了安全的RSA和ECC密码算法,在完整的公钥密码算法中实施了对硬件故障注入攻击的防护.