工艺尺寸的缩减及供电电压的下降,使得节点电容及节点存储的电荷都变小。因此,较小的错误电荷就能使节点的逻辑状态发生变化。由于电荷共享机制,单粒子撞击也可以导致多节点翻转,例如双节点翻转(Double Node Upset,DNU)和三节点翻转(Triple Node Upset,TNU)。资料表明多节点翻转对电路的影响愈发显著。在先进的CMOS工艺下,传统的单节点翻转(Single Node Upset,SNU)容忍的锁存器已经难以满足电路高可靠性需求,多节点翻转设计已经成为电路设计人员需要考虑的重要问题。论文对现有的锁存器加固设计方案进行分析,提出了新颖的抗辐射加固锁存器设计方案,其主要研究工作如下:(1)提出一种双节点翻转完全容忍的DNUCT锁存器。该锁存器主要由四个互锁的基于钟控的单节点翻转自恢复单元以及一个基于钟控的C单元构成。由于大量反馈环的存在,提出的DNUCT锁存器可以实现任意双节点翻转的完全容忍。仿真实验结果验证了提出方案的有效性,并且与国际上典型的TNUHL加固锁存器相比,提出的DNUCT锁存器在双节点翻转自恢复能力方面提升了大约60%。(2)提出一种三节点翻转完全容忍的TNUCT锁存器。在DNUCT锁存器基础上,通过在输出端插入一系列组合C单元,可以有效屏蔽上游存储单元传来的错误信号,实现任意三节点翻转的完全容忍。仿真结果证实了提出锁存器设计的鲁棒性。由于使用了高速传输门、钟控以及较少的晶体管,提出的锁存器同时具有低开销特性。与国际上典型的TNUHL锁存器相比,提出的TNUCT锁存器在延迟、功耗和面积之积方面降低了大约98%。