图像缩放的目的就是将一种分辨率的图像变为另一种目标分辨率的图像的处理方式,而其核心就是图像插值算法,图像插值算法的好坏将直接影响图像的缩放质量,因此对图像插值算法的研究非常重要。同时,在算法研究的基础之上,将算法进行实际应用也是必不可少的,基于目前对图像缩放的需求,本文做了如下的工作:(1)对目前几种常用的图像插值算法进行了空域与频域的分析与对比,并用MATLAB进行了主观视觉的评价,得出双线性插值算法与双立方插值算法都有进行应用研究必要的结论;(2)对目前国内外对于视频图像缩放算法及其应用现状的基础上,以及基于FPGA强大的并行处理能力和可编程特性,非常适合于有大量数据的视频图像的处理的特点,提出了基于FPGA的两种不同缩放内核的视频图像缩放处理方案;(3)基于同一种分辨率对应唯一一种行场时序的特性,实现对所采集视频格式分辨率的识别;(4)通过DVI接口采集视频数据,设计SDRAM控制器,采用一片SDRAM对视频数据进行缓存,再根据需要,将SDRAM内的视频数据及时的提取出来进行插值计算,实现对视频图像的实时存取;(5)基于ISE平台,用Verilog语言编写插值算法程序,通过Isim仿真与MATLAB用同样的插值算法的计算结果进行对比,验证算法的正确性;(6)利用FPGA的PLL_ADV可重配置的特性,通过改变状态码实现多种显示分辨率视频图像的可重配置功能;(7)设计输出时序控制器,按VESA视频标准产生规定的分辨率时序,通过DVI接口实现在LCD屏上的显示。整个系统通过流水线形式进行,实现的主要功能除了视频图像缩放以外,还具有原视频图像格式的自动识别、目标视频图像格式的重配置等。系统最高运行频率达到150MHz,能实现800×600到1080p高清视频的实时缩放与显示,场频达到60Hz。