由于多媒体应用的发展，以DSP处理器结构为基础的媒体处理器芯片的研究成为热点。在深亚微米媒体处理器芯片设计实践中，高性能功能部件的设计和实现是研究工作的关键问题之一。本文从深亚微米时代VLSI设计的特点出发，主要研究了面向多媒体应用的处理器芯片MD32中高速功能部件的结构设计、片上存储系统设计和低功耗考虑： 在MAC(乘加器)模块的研究与设计中，通过对乘法运算的拆分，以四级流水的方式实现了单周期32比特乘累加运算；通过分析二进制乘法运算步骤以及时延分布，提出利用部分积计算结果产生次序的差异，将MSB(Most Significant Bits)部分和LSB(Least Significant Bits)部分的进位传递处理提早进行，最终以改进Booth算法、Wallace树结构和LRCF(Left-to-Right，Carry-Free)算法实现了具有较高速度和较好功耗性能的16比特×8比特乘法器。 支持多媒体扩展指令的ALU模块以及DAG(Data Address Generation)模块的研究和结构设计是MD32处理器设计的重要环节。MD32的指令集中包括大量SIMD(Single Instruction Multiple Data)结构的多媒体扩展指令，ALU模块是其主要的硬件支持部分。在分裂式ALU设计工作中，提出了三种方法解决时延问题： (一)具体分析关键路径中决定时延的关键信号，优化其相关逻辑电路，提高速度，减小模块整体关键路径时延。 (二)在逻辑结构设计时充分考虑连线时延的影响，利用带时延的DFG分析逻辑结构，特别是复杂的选择结构，通过分解任务，调整次序，优化结构，减小电路时延。 (三)对于功能复杂，经过上述优化方法仍然不能满足时延要求的，采用流水技术分级实现。 数字信号处理器的重要特征之一就是对于窗口寻址和比特反转寻址等特殊寻址模式的支持。在DAG模块的设计中，以超前进位加法器构成进位选择结构实现了对于比特反转寻址计算，以两级流水(ID、DA)实现了窗口寻址计算，满足了时延要求。 在MD32的片上存储系统设计中，进行了相应的低功牦设计考虑。由于MD32采用了cache结构加片上RAM组成面积较大的片上存储系统，其功耗成为整块芯片的最主要部分。考虑采用子组块(sub-bank)技术和线缓冲器(Line Buffer)技术降低片上存储系统的功耗。 数据通路的功耗也是DSP处理器功耗的重要部分，考虑采用门控时钟技术防止MAC模块和ALU模块同时工作造成的功耗浪费，最后分析了MD32芯片的功耗特征。