模数转换器（ADC）是连接模拟世界与数字设备的桥梁,它的性能逐渐成为模数混合系统性能的决定因素。随着5G通信技术的到来以及物联网时代的发展,对高速高精度ADC提出了更高的性能要求。逐次逼近型ADC具有低功耗的优势,但速度受到结构的限制,精度受限于电容失配以及热噪声;流水线型ADC具有高速高分辨率的优势,但功耗大,分辨率每增大1bit,余量放大器多一级,相应的功耗也增大一倍。而流水线逐次逼近型（Pipelined SAR）ADC结合了两者的优势,在保证高速高精度的情况下,实现了低功耗,成为了该领域的研究热点。本文设计了一款12位100MSPS Pipelined SAR ADC。首先介绍了Pipelined SAR ADC的基本原理和结构特点,并分析了它的各种非理想特性,如开关,电容;另外分析了它的级数和量化位数的选择,着重考虑了级数对速度和功耗的影响,确定了6+7的两级结构;合理控制时序,级间和级内都采样异步时序;第一级DAC采用二进制型的电容阵列,下极板采样,SAR逻采用Vcm-based切换方式,避免电荷注入,提高线性度;第二级DAC采用二进制型的分段式电容阵列,上级板采样,SAR逻辑采用分段式与单调式混合切换方式,在保证降低电容数量的情况下,稳定了输出共模电压,降低了比较器的设计难度;通过级间衰减技术降低了余量放大器的输出摆幅和增益,降低了第二级SAR ADC的设计难度;两级SAR ADC之间采用了冗余技术,降低了失调误差和增益误差;提出了一种高阶补偿的带隙基准,保证了共模电压的稳定输出。本文在180nm CMOS工艺下完成了电路仿真与版图绘制,仿真结果表明,在1.8v电源电压下,当采样率为100MS/s,输入信号为满摆幅的正弦波信号,则有效位数为9.9bit,信噪比为62.55d B,无杂散动态范围为67.89 d B,功耗为27m W,核心电路面积为0.132mm~2,其指标满足了设计要求。