为满足未来智能社会的发展需求，第五代移动通信系统（5G，5th Generation Mobile Communi-cation Systems）需要具有更高的频谱利用率、传输速率、网络容量、可靠性和无线覆盖性能，同时大幅度降低移动通信系统的传输时延、功率消耗和成本消耗。大规模多输入多输出（MIMO， Multiple Input Multiple Output）作为5G无线通信核心技术之一，由于其在深入挖掘空间资源、提高频谱效率和功率效率等方面具有很大的潜能，被广泛认为是未来移动通信系统发展过程中提高无线通信系统容量与可靠性的有效手段。本论文面向5G大规模MIMO原型验证系统，围绕系统中大规模MIMO小区搜索与随机接入问题，开展对大规模MIMO随机接入信道与极化码编译码器的研究，并在系统上完成可编程逻辑门阵列（FPGA，Field Programmable Gate Array）的硬件实现。
　　首先，基于通信协议标准回顾5G系统中无线帧结构配置、物理资源以及系统频点与带宽。在此基础上，研究5G系统中小区搜索方法，对基站下行发送的同步广播块集合进行简述，并讨论小区搜索过程中的主同步信号检测、辅同步信号检测与物理广播信道检测。其次研究5G系统中随机接入过程，主要包括随机接入信道时频结构、随机接入前导码序列设计、以及用户上行定时提前量。最后概述大规模MIMO原型验证系统。
　　进而，面向5G演进完成大规模MIMO随机接入信道的设计与实现。从大规模MIMO信道模型与随机接入信道处理流程入手，利用大规模MIMO波束域信道稀疏特性将信号的处理限制在部分少数的波束上进行，从而降低大规模MIMO随机接入信道接收机复杂度。在此基础之上，根据5G通信协议标准研究随机接入信道发射机的设计，并简化随机接入信道前导码生成过程，得到低复杂度的随机接入信道发射机结构。进而研究随机接入信道接收机的设计，基于最大似然准则得到天线域大规模MIMO定时估计方法，与此同时，将其拓展到波束域处理，把互相关运算集中在少数能量高的波束域信号上，从而大幅度降低实现复杂度，并给出波束域随机接入信道接收机实现结构。进一步地，根据所提出的低复杂度随机接入信道发射机与接收机结构给出各部分模块的逻辑设计。最后在硬件平台上完成FPGA实现，并给出资源消耗。
　　最后，完成原型系统中5G极化码编译码器的设计与实现。首先对极化码的信道极化理论进行回顾，简述信道极化中的信道分离与信道组合过程。在此基础上，研究5G极化码编码算法，对极化码生成矩阵编码方式进行讨论，同时，基于信道极化理论给出极化码的蝶形运算编码方式。其次研究5G极化码译码算法，主要针对不同译码算法的实现原理与在不同码长与码率下的译码性能与译码吞吐量进行讨论。进一步地，基于蝶形运算算法给出极化码编码器的流水线实现结构，基于反转校正列表（FSL，Flip Syndrome List）译码算法给出有效的极化译码器实现结构。极化码译码器采用合理的运算并行度、码块并行度与流水线结构，保证资源一定的情况下提高译码器吞吐量。最后在硬件平台上完成FPAG实现，并给出硬件测试与资源消耗。