XDNP网络处理器是一个单片多处理器系统，内部包含大量用于处理网络协议的硬件模块、多核多线程的调度模块、以及总线仲裁模块等。因此，在对网络处理器功能验证的过程中，基于EDA工具的仿真手段效率低下，验证时间冗长。而FPGA原型验证通过搭建真实的应用环境来验证芯片设计的正确性，克服了基于仿真器的系统级验证所具有的仿真速度慢、验证不全面等缺点，使得验证工作更加快速和全面。基于以上目的，本文主要研究内容为XDNP网络处理器的FPGA原型验证平台设计。本文将硬件验证方案分为两种：FPGA原型验证和MPE-BUS芯片验证。在FPGA原型验证方案中，XDNP全部功能由FPGA芯片实现；MPE-BUS芯片验证方案中，本课题组采用eASIC Nextreme90nm工艺将XDNP系统中最核心部分，即6个同构包处理引擎PE及片上总线，进行流片，得到MPE-BUS芯片，剩余功能采用FPGA实现。本文提出了验证平台的设计方案，完成了XDNP-DEMODOARD板的原理图设计，并实现了该验证平台的硬件设计。利用该验证平台，基于Intel IXP1200系统附带的L3fwd8₁f和L3fwd2f参考程序对XDNP系统完成了功能验证，其中L3fwd8₁f参考程序用于百兆对百兆路由功能的测试，L3fwd2f参考程序用于千兆对千兆路由功能的测试，验证结果表明FPGA原型和MPE-BUS芯片验证方案均能正确实现百兆口和百兆口之间以及千兆口和千兆口之间的IP层网络通信。