时间间隔的产生在时间间隔测量仪的标定、超宽带雷达信号的产生、物理实验、定时控制等众多领域都有着广泛的应用。随着上述领域的发展，对时间间隔产生技术提出了更高的要求。论文在研究各种时间间隔产生方法的基础上，提出一种用双延迟链产生时间间隔的方法。双延迟链由两列平行排列的N个可编程延迟单元级联而成，用两个频率相近的时钟信号分别标定两列可编程延迟单元控制模块的参考时钟，利用两列可编程延时单元抽头延迟线的差值当作系统的分辨率。针对双延迟链中的可编程延迟单元，提出了一种新颖算法用来配置可编程延迟单元延迟的大小，在保证系统分辨率前提下，兼顾了系统的动态范围。高分辨率的短时间间隔产生系统大多为了专门的系统测试而开发，采用ASIC芯片实现，但是这种方法实现的系统存在设计开发周期长、专用性强、制造成本高的缺点。论文针对FPGA中双延迟链的布线路径延迟不一致问题，采用约束可编程延迟单元的物理位置和手动布线的方法，使双延迟链的关键布线路径得到控制，实现了基于FPGA的短时间间隔产生系统，在保证高分辨率的同时，缩短了系统的开发时间、降低了设计制造成本。系统采用分模块设计的思想，把系统按功能划分为参考时钟产生模块、双延迟链模块、数据处理模块、时序控制等模块，并完成了每个模块的详细设计及实现工作。最后为了验证系统的实际性能，本文对自行研制的短时间间隔硬件板进行大量的测试，测试结果表明：该系统产生的时间间隔的分辨率为9ps，微分非线性和积分非线性分别为-0.3LSB~0.35LSB、-0.73LSB~0.93LSB，达到了系统设计要求。基于FPGA的短时间间隔产生系统具有分辨率高、成本低、复杂度低、易扩展等优点，使其在短时间间隔产生领域有很好的研究价值。