电阻型存储器相比当前应用于内存系统的动态随机访问存储器,具有更高的存储密度、更低的非破坏性读延迟和更高的能量效率,有望用于构建下一代非易失内存系统。交叉点存储阵列是构建高密度电阻型存储器的基础核心模块,但在对交叉点存储阵列施加读写基本操作时,其固有的互连线电压降、潜行电流、单元写周期间变化性、单元电流–电压曲线非线性等非理想因素将导致写性能和读写可靠性的下降。尽管多级单元和三维阵列集成可以进一步提升交叉点存储阵列的存储密度,但多种耦合的非理想因素将进一步加剧对阵列读写性能和可靠性的影响。因此克服非理想因素的影响成为当前高密度电阻型存储阵列相关研究热点。本文从存储阵列基本操作的角度,研究了适配操作参数和非理想阵列特性的电阻型存储阵列读写优化方法,以达到形成高能量效率存储级内存系统的目的。针对三维交叉点存储阵列中互连线电压降和潜行电流导致写延迟高的问题,提出了适应单元有效写电压多维不均匀性的写延迟优化方法,利用三维地址和两类数据模式来适配单元有效写电压的单元间和状态间不均匀性,动态确定实际写延迟,有效提升了写性能。分析了在三维1/2阵列偏置方式下,三维交叉点存储阵列中层间半选单元和层间潜行电流的特性和影响,发现两个边界存储层比中间存储层具有更低的写延迟和更低的阵列功率消耗。为了让系统适应三维交叉点存储阵列中单元有效写电压的多维不均匀性对实际写延迟的影响,提出了动态测量并综合三维地址、所选低阻态单元个数和半选低阻态单元个数的方式,根据多维写操作参数动态查找多维写延迟表,精确地设置交叉点存储器的写延迟,以降低平均写延迟。评测结果表明,与现有根据位线数据模式设置写延迟的方法相比,提出的交叉点存储阵列多维写方法可减少平均内存访问延迟64.1%,提高系统平均性能3.4倍。针对多级单元交叉点存储阵列中互连线电压降和潜行电流导致阵列读裕度下降的问题,提出了适应位线末端输出电流不均匀性的读裕度优化方法,通过改善阵列读偏置方式并按所选位线位置分组设置阵列多级读参考值,有效提升了阵列读可靠性。为了减小交叉点存储阵列中互连线电压降以便扩大读裕度,提出了未选字线接地且未选位线接部分偏压的单元并行读偏置方式。该读偏置方式消除了沿所选位线的潜行电流和电压降,使得所选位线末端输出电流与所选字线位置无关;并能够调节未选位线的部分偏置系数以优化所选字线电压降,提高单元有效读电压。观察到阵列级读裕度随着位线读参考值共享粒度的增大而减小,进一步提出了适应位线位置的交叉点存储阵列多级读参考值分组设置方式,将阵列中物理位置相邻的位线按照一定的粒度分为一组,对不同的位线组设置不同的多级读参考值。与在整个阵列中共享多级读参考值的方法相比,提出的方法可以区分512×512规模交叉点存储阵列中的所有16个电阻状态,并能将规范化阵列级读裕度从-1.04提高到0.23。针对多级单元竖直三维交叉点存储阵列中耦合的互连线电压降、潜行电流和单元写周期间变化性导致写性能差的问题,提出了克服单元电压不均匀性的写操作多维优化方法,通过改善阵列偏置方式削弱阵列非理想因素的耦合效应,从三个维度提高了写性能并提升了可靠性。提出的双晶体管阵列架构具有双晶体管多电阻器单元组织方式,降低了每个竖直立柱访问晶体管的电流驱动需求及电压降。提出的多端不对称偏置方式通过利用阵列中的分流效应,提高了所选单元的电阻转变速率;比例控制的多级状态调整方式通过利用写周期间变化性对写脉冲幅度的依赖,减少了平均所需的写–验证迭代次数;阵列中多级单元并行写入策略利用中间电阻状态的经过特性,提高了阵列中的单元级写并行度;从上述三个维度提升了写性能。变化性感知的多级单元对数电阻状态划分方式利用变化性对目标电阻状态的依赖,以降低最坏情况下的写错误率。与基于单晶体管阵列架构与多方位写驱动器的现有写方法相比,提出的克服单元电压不均匀性的阵列写操作多维优化方法可降低27.5%的平均内存访问延迟和37.2%的能量消耗。