存储器是现代数字系统的主要组成部分，其在数字系统中的作用和地位日益突出。SRAM(静态随机访问存储器)就是一种最基本的、同时也是最重要的易失性存储器之一，几乎所有的计算机系统都用它来存储程序和数据，其中CACHE(高速缓冲存储器)和寄存器堆都是由SRAM实现的关键部件，而且它们的面积、速度及功耗都极大地影响着整个微处理器的性能。随着芯片规模日益增大，工艺越来越先进，大容量高速低功耗的SRAM设计难度也在逐渐增大。也正是基于上述的SRAM在计算机系统中的重要性及其研究趋势，所以从SRAM提出到现在，研究人员在不断地追求着更高性能的SRAM，如高速、低功耗、多端口、高集成度等，这种追求还必将随着半导体工艺和计算机系统的发展而不断地进行下去。 本论文提出了“高速低功耗SRAM的设计研究”这个研究课题，并且得到了相应的课题支持。本课题是承担项目“存储器编译器设计研究”中的一部分工作，该项目主要负责研究高速低功耗SRAM，为客户提供完成的电路图，版图的同时还包括各种性能参数等数据文件。本论文从存储器的设计研究，性能估算以及到最后流片测试都做了比较详细的讨论。 本文开始介绍了SRAM工作原理，较为详细了分析了SRAM各组成模块电路功能传统结构以及具体不同实现形式，以及设计研究遇到了挑战难题，其后我们提出了一些SRAM高速低功耗设计方案，并将各种高速低功耗策略思想用于我们实际SRAM高速低功耗设计，主要从时钟电路，延时数据路径电路，灵敏放大器电路和译码器电路结构等做了改进。随着ASIC产品的生命周期越来越短，人们越来越追求利用编译的方法来生成存储器电路，版图以及各种CAD文件。为了提供完整的数据文件，本文针对我们设计的SRAM结构，提出了几种SRAM估算模型，对SRAM设计性能整体评估具有指导性的意义。分别从存取时间，功耗和setup/hold time等方面提出了较为精确的估算模型。最后本文详细分析了SRAM各种失效模型，并针对这些模型提供了一种全面简单的测试算法，不仅可以快速的对存储器进行功能测试和性能测试，测试检验一个芯片是否合格达到预期的标准，而且能全面覆盖SRAM的所有故障模型，保证SRAM的准确性，此外还对存储单元稳定性测试做了详细的讨论研究