随着VLSI集成电路技术的快速发展,设计快速、准确的GHz时钟电路CAD工具已成为21世纪集成电路物理设计的前沿课题之一,该文围绕着这个问题在如下方面进行了研究:(1)基于流水线模式的GHz时钟网络设计理论,利用二极点模型建立了分析有耗传输线信号完整性的解析表达式.该表达式给出了计算信号完整性与信号源内阻、传输线的分布参数及负载之间的关系.文中详细给出了在一个给定的芯片中进行的top-down划分以及bottom-up的融合过程的算法.该算法不仅能够保证信号工作在GHz时钟电路的设计能有最小的偏差,而且还将电路的布线、缓冲器的插入及其尺寸都综合在一个优化循环内完成,一个高精度的模拟器完成产生及优化时钟电路的任务,满足GHz时钟网络设计的苛刻要求.(2)基于线性系统信号无失真传输的条件,从信号的幅度和相位两个方面分析.并利用二极点模型的理论,建立延迟和信号完整性之间的关系.并用不均匀互连线分段模型代替分布的传输线模型,实现对互连线网的快速评估和对时钟树电路动态优化的目的.(3)对于不均匀互连线时钟电路的分析.文中将不均匀互连线用级联、均匀的有耗传输线代替,并提出用传递函数快速递推算法构造优化时钟电路.这样在仿真阶段可以用CAD工具对不均匀互连线进行比较准确的分析,尤其是考虑到电感的影响,在实际工艺中也能够很容易实现进行布局布线.(4)用本征模法和叠加原理建立多个导体互连系统的模型.基于所建立的模型,通过FFT变换可以得到感兴趣的频域内互连传输线的时域电压响应,从而可以精确计算多个导体中任意一个互连线上的延迟和串扰.同时采用奇偶模分解法,导出了两根耦合系统中串扰、噪声电压的解析模型.在对集总参数RLC传输线的过冲控制分析基础上,给出了分布RLC互连传输线设计必须满足的条件,即传输线特性参数及终端负载之间为实现过冲控制所必须满足的关系.