随着电子产品性能的不断提升,产品功耗问题也变得越来越值得关注。无线通讯和掌上电脑类电子产品都需要用有限的电池容量来维持尽可能长的待机时间。功耗已经成为与面积和速度同等重要的设计指标。集成电路的功耗按照其成因可分为动态功耗和静态功耗两部分。随着半导体工艺制程的不断减小,静态功耗在总功耗中所占的比重越来越大。当工艺制程发展到45nm时,静态功耗所占的比例已经大大超过了动态功耗,静态功耗的控制方法已经成为集成电路设计中越来越重要的一部分。　　 论文提出了一种基于有用时钟偏差优化静态功耗的算法。这一算法的目标是在满足原有电路时序约束的条件下,结合时钟偏差规划算法与高阈值替换算法,最大程度地将电路中的标准阈值单元替换成高阈值单元。算法主要分为三部分:首先对电路的时序信息进行提取,将电路抽象成图的形式,以矩阵方式进行描述:然后通过调整时钟偏差对这一图进行基于漏电权重的裕量重新分配,并返回每个寄存器的时钟到达时间；最后将时钟到达时间反标回电路中寄存器的时钟端,进行高阈值单元的替换。　　 论文对基于有用时钟偏差优化静态功耗的算法在ISCAS89基准电路进行了测试。测试结果表明,与采用零时钟偏差的传统双阈值分配算法相比,本文提出的算法可使ISCAS89中的测试电路静态功耗平均减少9.85％。