深度学习技术为机器学习和计算机视觉带来了突破性的进展。深度卷积神经网络具有极高的计算复杂度,CPU处理器面向通用计算设计,并不适合处理卷积计算任务加速。GPU拥有大量并行计算核心,被广泛应用于模型训练阶段,但是在模型推理阶段,多为单数据多指令流的计算任务,不能发挥GPU高带宽的特点,而且GPU的功耗过高,不能满足嵌入式应用的需求。FPGA作为可编程逻辑器件,具有高性能、低功耗、低延迟以及可重构的特点,在终端和云端都非常适合处理卷积神经网络加速任务,所以基于FPGA的卷积神经网络加速器设计成为当前的研究热点。本文针对两阶段目标检测中的经典算法Faster R-CNN,通过软硬件协同设计思想,优化了检测算法、实现了基于FPGA的目标检测硬件加速器的设计。本文首先提出了面向FPGA实现的Faster R-CNN算法优化方法,设计基于Res Net-50的特征提取主干网络代替原有的VGG-16主干网络,在提高特征提取能力的同时减少了网络模型的参数量和计算量;优化并增大ROI池化尺寸,减轻了量化网络模型带来的小目标检测效果不佳的问题;提出将卷积层和批归一化层融合,减少了前向推理的计算量;在保持检测精度基本不下降的前提下,将网络模型进行了8比特定点数量化,对网络模型进行了有效压缩,缓解了带宽压力。其次,本文基于Open CL异构计算框架,设计了FPGA硬件加速器架构。本文设计了数据传输内核以及卷积、最大池化、ROI池化等加速内核,通过管道将多个内核连接,实现了深度流水线设计。针对ROI池化后多个候选区域的分类和回归计算的独立性,将多个候选区域的数据重排,为候选区域的分类回归任务提供了并行性。本文提出了一个优化的设计空间探索流程,通过对硬件设计中的两个可变并行度参数进行多组实验,最终得出本文设计的架构在目标板卡上的峰值性能。论文最终在Intel Arria-10 GX1150 FPGA板卡上设计实现了基于Faster R-CNN网络的目标检测加速系统。在能效方面是CPU的40倍,GPU的1.6倍,在单位时间单位能耗上拥有更强的计算能力。从推理性能来看,本文工作实现了224×224输入分辨率1.73帧每秒、800×600输入分辨率0.75帧每秒的推理性能,其中224×224输入分辨率实现了66GOP/s的峰值性能,相较于先进的Faster R-CNN的FPGA加速方案提升约51%,检测准确率m AP为72.83%,在保证推理性能的同时兼顾了检测准确率。