在VLSI技术中,Sigma Delta调制技术是一种能实现高分辨率A/D转换器的优越方式。Sigma Delta调制器利用过采样技术和噪声整形技术,极大的降低了信号带宽内的噪声,提高了信号噪声比。同时,Sigma Delta调制器对模拟电路的依赖性比较小,且易于在CMOS工艺中实现,因而被广泛的应用到数模混合电路的接口中。本文依循Top-Down的设计思想,首先介绍Sigma Delta调制器的基本原理,以及高性能Sigma Delta调制器的设计流程;然后,针对Sigma Delta调制器的噪声传输函数进行了优化设计,包括零、极点的优化,带外增益与输入信号幅度、信噪比三者之间的折中;接着,采用宏模型与Verilog-A相结合的方式对开关电容Sigma Delta调制器进行了非理想因素下的行为级建模,其中,对于精度要求比较高的运算放大器和开关电路进行了宏模型建模,而对精度要求不高的比较器和时钟模块用Verilog-A建模;而后,根据行为级模型提出的电路设计指标,对电路进行了仔细的设计,全差分运算放大器电路采用带有调零电阻的两级米勒补偿结构,并用同一个CMFB电路直接反馈、稳定运放的第二级、用缓冲电路反馈并稳定第一级输出;最后,用Cadence下的Virtuoso对调制器进行了Layout设计,并在Calibre下进行了验证。本文采用华虹NEC 0.25um CMOS工艺,用Cadence仿真软件对Sigma Delta调制器进行了仿真。当输入信号为20KHz频率、750mV幅度的正弦波时,仿真结果是:信噪比为78.2dB、有效位为12.7 bits、功耗为0.88mW、FOM值为3.31,达到了国内先进水平,满足高性能的设计要求。该芯片已经MPW流片,目前正在测试中。