本论文的研究内容是“十五”国防预研课题(新一代战斗机用32位微处理器设计技术研究)中的一部分,课题编号4130801010,目的是研究RISC微处理器的体系结构和方法,设计兼容于PowerPC指令集的32位嵌入式微处理器。 本课题组设计完成的RISC微处理器“龙腾R2”芯片,指令系统和接口时序与Motorola公司的PowerPC 750微处理器完全兼容,微体系结构采用自主设计的技术路线。采用Top—Down设计方法,SMIC 0.18μm工艺库,综合结果小于4ns。整个微处理器选用Altera EP1S80 FPGA器件,实现了整个微处理器的FPGA原型芯片,在此原型系统上已成功运行了用户提供的应用程序。 本文作者在课题研究中,负责完成了其中存储管理部件(Memory Management Unit,MMU)和Cache的设计验证。在此基础上,对多处理器系统中的高速缓存一致性问题进行了深入的研究,参考PowerPC750,提出了适用于“龙腾R2”微处理器的Cache一致性协议——MEI侦听协议,并将该协议应用于“龙腾R2”微处理器。与其他类型的侦听协议相对比,试验结果表明该协议可以有效的降低对总线的和存储器的请求,极大的提高多机环境下处理器的性能。 论文的主要工作如下: 1.对高性能微处理器中的存储管理和Cache组织控制方法进行了系统研究,在研究的基础上,设计并实现了适应PowerPC指令集系统结构的存储管理单元和一级Cache,并应用于“龙腾R2”微处理器中。经仿真分析,其功能和PowerPC750完全兼容。 2.研究了现行的解决高速缓存一致性的硬件实现方式,对他们进行了定性的分析和比较,在此基础上,设计了适用于“龙腾R2”微处理器的数据Cache一致性协议——MEI侦听协议,并实现了侦听控制,有效的解决了“龙腾R2”微处理器在多机系统下的高速缓存一致性问题。 3.深入研究了目前流行的验证技术,总结出了一套适用于“龙腾R2”特征的验证方法。构建仿真平台,采用直接测试和随机测试的方法完成了单处理器系统中存储管理单元和Cache的验证。 4.构建了SMP仿真模型,对多机系统下的数据Cache侦听协议进行了验证。