论文部分内容阅读
本论文研究了Sigma Delta模拟数字转换器的基本原理和各种不同的调制结构，提出了一种新的高速、高精度Sigma Delta调制器的解决方案。设计实现了一个5阶的2-3两级串联的Sigma Delta调制器，其中第二级使用了4位量化单元。使用CSMC 5V 2P3M 0.5um工艺流片。测量结果芯片在信号带宽0～2Mhz，过采样率为8，采样数率32Mhz。最大的信号噪声失真比(SNDR)为72.9dB，无寄生动态范围(SFDR)为88dB，功耗150mW。