闪存存储器由于其非易失性，高密度存储等特性，在现代电子系统中得到了广泛的应用。分栅结构的闪存存储器具有非常高的编程效率和极地的编程功耗，对“过擦除”效应的免疫，以及简单的外围电路等特性，非常适合于低容量的NOR型闪存以及嵌入式存储领域的应用。　　然而传统分栅闪存结构由于选择栅的存在，使得单元面积一直较大，之前对分栅闪存的面积微缩研究都是基于更先进的技术节点或者垂直沟道技术，然而这些方式都需要非常高的工艺成本。本论文提出了一种新型的每单元双比特位的选择栅共享式分栅闪存存储器。该器件内的两个浮栅存储结构通过共享一个选择栅和一组源漏极，实现了单元面积的极大优化。同时，本论文还提出了一套完全自对准的工艺流程以及一种高存储密度的virtual-ground阵列结构，使得该种闪存技术具有非常广阔的应用前景。然而，目前对于该种新型器件很多特性的理解还存在不足，特别是该器件具有独特的浮栅间互相干扰效应，因此，对于该新型器件的性能和可靠性研究具有非常重要的学术和产业价值。　　本论文首先回顾了MOS结构的非易失性存储器的发展历史，总结了闪存的主要分类，然后总结了主流分栅式闪存的发展和各项研究成果。　　论文第二章，主要结合TCAD仿真技术和理论分析，研究了该新型器件的基本性能和相应的物理机制，并讨论了不同工艺条件对器件性能的影响。另外，提出了一种减少对光刻工艺依赖的自对准工艺技术用于该器件的制造，以及一种新颖的提高闪存阵列密度的virtual-ground结构。　　在器件的实际性能方面，通过对自对准工艺制造的闪存器件的输出特性和转移特性的分析，建立了与浮栅电位和选择栅电位相关的擦除状态的漏极电流方程。利用该模型不仅可以预测器件擦除状态的输出特性，还解释了该闪存器件特有的第二比特位效应。另外，通过对本器件中特有的浮栅圆角结构的分析，解释了擦除时遂穿电场的增强作用，并结合TCAD仿真技术予以验证。对于源极热电子注入编程机制，利用经过特殊工艺制造的浮栅直连单元，第一次分析了选择栅电压对该器件源极热电子注入效应的影响。　　在可靠性方面，我们主要讨论了擦除操作对闪存耐久性的影响，第一次发现操作时选择栅氧化层电子俘获是引起耐久性退化的一个重要原因，并根据此研究成果，提出了一种提高器件耐久性的负压擦除方式。同时，对于在编程和读取操作过程中，对闪存阵列内其他单元的干扰效应，我们也做了完整的研究和分析。　　在论文第五章，基于该选择栅共享式的分栅结构，提出了另一种新型的数据保持能力增强型闪存。这种新型闪存通过一种不需要复杂算法和地址电路的自修复(self-boosting)技术，实现了在利用极低的成本情况下对闪存数据保持能力的的增强作用。