半导体工艺水平的飞速发展使当今的集成电路进入了超深亚微米(VDSM)阶段。集成电路特征尺寸从um级到nm级的急剧缩小、工作频率从MHz到GHz的不断提高已使寄生参数成为影响VLSI电路性能的主要因素之一，同时也使对寄生参数提取技术的研究变得越来越重要。寄生参数提取技术的发展十分迅速，尤其是电感电阻提取的发展，它已经成为近年来的一个研究热点。 本文重点围绕这一热点，首先说明了电感提取技术的相关背景，接着介绍了现有电感电阻提取的边界元模型，评估比较了各模型的优势和缺点。同时，在此基础上提出了一种新的寄生电感电阻提取模型，并从基本理论、数值实现以及工程简化等角度，对新模型进行了详细地阐述。另外还从算法复杂度和性能分析等方面，对新旧模型进行对比，指出新模型的相对优势：该模型可以考虑三维涡流效应的提取随频率变化，它具有边界元未知变量少，并不对导体的几何形状加以限制，适用于复杂三维互连结构的电感电阻提取的特点。 最后，从寄生效应对版图验证的影响出发，把模型应用于电路的时序、功耗和信号完整性等方面，利用寄生参数推导出电路时延和功耗的相关估算公式。通过在此基础上的数值计算和仿真结果，得出判断电路版图正确性的准则，并与Synospsy公司的一些相关工具所得数据进行对比，证明了文中提出的寄生参数提取方法的正确性。