并行信号处理技术在现代雷达和通信系统中的应用越来越广泛，它能够为各项应用提供强大的信号处理能力，尤其在雷达信号处理的领域它的作用更为明显。利用一个高并行度，可重构的系统构架把多片高性能的信号处理器连接成一个信号处理系统，可以根据具体的算法改变系统结构，灵活配置系统资源，提高信号处理效率。本文结合“XX雷达DBF接收阵”项目，对基于多片ADSP-TS201S的高速并行信号处理器的硬件设计和调试、软件设计和实现方面进行了研究。本文的主要工作包括以下几个方面： 1．在对原有的基于ADSP-TS201s的DBF权重处理器的软硬件深入理解后，调试通过了该DBF信号处理器的各个主要接口，并使各个接口的性能都达到指标。 2．在DBF权重处理器构架的基础上，同时通过对比现在其他常用高性能并行计算构架后，针对线性调频连续波雷达信号处理的特点，提出了一个利用原有硬件结构的并行信号处理的方案，使得硬件的信号处理能力得到发挥，并且计算效率提高。 3．熟练使用Xilinx ISE的FPGA开发环境和ADI VisualDSP++的多片DSP开发环境，合理配置板上的资源和时序，在四个DSP之间实现原始数据的分配和信号处理结果的收拢，从而完成整个信号处理的过程。