卷积码作为一类重要的纠错码被广泛应用在各种通信系统中。神经网络在各个领域展现了出色的能力,把神经网络应用到卷积码的译码过程也吸引了很多研究。论文在本实验室提出的卷积码神经网络译码算法的基础上,开展了算法优化及硬件实现的研究。主要进行了以下工作:(1)在本实验室提出的卷积码神经网络译码算法的基础上,提出了三种集成译码方案,使得其误码率降低至少10%,且随着信噪比的提高,误码率降低的比例呈现增加的趋势;通过优化集成长度使得译码吞吐率提高了一倍。(2)对神经网络译码算法中的神经网络进行了压缩。其中通过对神经网络进行裁剪使得神经网络参数减少了98%;通过量化方案设计使得神经网络译码器的量化位宽降低至8比特。(3)对神经网络译码算法进行了硬件实现。根据对译码吞吐率和译码性能的不同考量,实现了三种满足不同要求的神经网络译码器,且通过参数化设计实现了兼容多种译码窗口长度及多种并行度的神经网络译码器;并基于Modelsim对本文实现的神经网络译码器进行了功能仿真,验证了其译码性能;最后基于Quaturs II在Stratix IV-EP4SGX230KF40C2对神经网络译码器进行了综合优化及布局布线。