进入本世纪后,电子产品生产进入了新的时期。在进行各个项目的硬件设计过程中,信号完整性已经成为了电路设计的瓶颈。尤其是随着电路板上频率的提高,这些信号完整性问题出现的频率也随之提高。信号完整性问题所导致的噪声和延迟等问题归结起来主要是传输线问题,是由传输线上的电阻、电容、电感的阻抗问题所引起的。本文对信号完整性问题的形成及主要的解决方法进行了分析研究,并将这些方法在Cadence仿真平台中加以运用。该仿真平台正是解决信号完整性问题的强大工具。对于Cadence仿真平台中经常使用到的IBIS模型技术本文也进行了讨论。设计人员通过将Cadence仿真软件和信号完整性理论运用到自身的电路设计中,就可以使得信号完整性问题出现的概率大大降低,减少电路板因信号完整性问题而再版的次数,从而缩短项目周期,并降低项目成本。