现场可编程门阵列(Field Programmable Gate Array,FPGA)由于高并行、高能效比、计算资源丰富、灵活可配等特性被广泛认为是加速卷积神经网络(Convolutional Neural Network,CNN)非常有前途的平台。然而卷积神经网络通常有数十亿个参数,这使得采用FPGA加速卷积神经网络的实现有着非常繁重的计算量和内存负担。此外,大多数研究都将算法视为一个黑盒子,只专注于优化硬件架构而忽略了算法本身,进而导致较大模型的卷积神经网络模型无法在硬件资源有限和功耗预算紧张的手机、无人机和平板电脑等嵌入式系统上部署。论文从软硬件协同设计角度出发,将算法优化和硬件架构相结合,对卷积神经网络模型进行压缩并采用FPGA加速实现。在模型压缩方面:在不影响准确率的前提下,论文采用反向剪枝和峰值剪枝策略来显著减少已训练好的卷积神经网络模型参数,降低计算量;而后对完成剪枝的网络模型进行量化处理,并针对卷积神经网络的卷积层和全连接层各自的结构特点分别提出高效的数据存储方法,大幅降低额外的缓存开销。在FPGA加速方面:采用Xilinx Zynq UltraScale+MPSoC系列的FPGA芯片作为平台核心,以Zynq的PS(Processing System)端即ARM作为控制中心实现卷积神经网络的全连接层和输出层的Softmax函数,PL(Programmable Logic)端即FPGA作为加速核心负责卷积层和池化层。为了验证论文压缩策略的有效性,本文以卷积神经网络AlexNet为例进行模型压缩,利用赛灵思的FPGA开发套件和ZCU104开发板对压缩后的AlexNet进行设计实现。经过测试分析,本文提出的模型压缩策略在准确率损失忽略不计的情况下可将AlexNet网络从243MB压缩至8.7MB,即压缩了28倍。此外,本文设计的压缩AlexNet网络的FPGA加速框架的整体性能可以达到9.73FPS(Frame per Second)。与CPU和GPU加速平台相比,AlexNet网络的卷积层分别实现了182.3倍和1.1倍的延迟和计算性能的提升,并分别获得了822.0倍和15.8倍的能量效率的提高。这种改进的模型压缩策略为递归神经网络(Recurrent neural network,RNN)、生成式对抗网络(Generative Adversarial Net,GAN)和其他神经网络的应用提供了参考。