验证(Verification)一直是芯片设计领域中最困难和最具挑战性的课题之一，它是芯片设计过程中发现概念上、功能上或是实现上的错误的唯一手段。从设计开始到设计综合、系统软件、逐步求精和调试等阶段，验证是贯穿芯片设计全流程的重要组成部分，而不是只在设计完成后才考虑的事情。大量的统计表明，验证工作约占总设计工作量的50％～80％。近几年来随着专用集成电路(ASIC)和系统芯片(SoC)的复杂度的不断提高，以及来自面市时间的巨大压力，芯片验证，尤其是功能验证正日益成为电子产品开发和设计的“瓶颈”。同时在SoC设计中，IP重用设计方法学和大量新的设计技术的采用，使得产品设计和产品功能验证之间出现了生产率的“剪刀差”，而解决方法就是在功能验证中引入新的验证方法学和基于新的方法学上的验证技术。 大量实践证明，基于事务的验证重用方法学是提高功能验证效率的最有效的方法之一。本论文在该方法学基础上，完成了一个SoC功能验证自动化系统的设计与实现，主要工作如下： 1．研究了现有的功能验证工具，提出了一个层次化的验证系统结构，该结构具有较好的重用性，更容易实现自动化流程； 2．在该体系结构下，研究了验证工具的集成、设计数据的抽象和自动化流程的实现等问题； 3．作为对提出的体系结构的实践，在UNIX平台下，用Verilog和C实现了该体系，并应用于MCU的功能验证中； 4．讨论了功能验证平台中总线功能模型(Bus Function Model，BFM)和总线监视器(Bus Monitor)的设计方法，给出了可重用设计的规则； 本论文建立的SoC功能验证系统结构，可以应用于较大规模的SoC的系统级、寄存器传输级和门级的验证中，通过本课题研究，为国内SoC功能验证积累经验，为国家超大集成电路的发展奠定一个坚实的基础。