随着电力电子技术近几年的不断发展，智能功率集成电路(Smart Power Integrated Circuits，SPIC)的概念被提出并得到广泛关注，该技术的应用一方面可以缩减制造成本，另一方面能够增强设备可靠性，而其最大的优势就在于一块芯片上可以将高压分立器件和低压控制电路同时集成。基于绝缘体上硅(Silicon-On-Insulator，SOI)技术的横向双扩散功率MOS（Lateral Double-Diffused MOS，LDMOS）器件因其输入阻抗较高和转换速率更快等特点在功率器件应用领域仍占据主要地位。同时由于SOI LDMOS的电极都位于器件的表面，因此更易于与CMOS集成电路工艺相兼容。在功率器件结构设计中，用来表征SOI LDMOS功率器件性能的两个重要指标分别为击穿电压和比导通电阻，二者之间存在互相制约的矛盾关系，因此如何在不影响器件的可靠性基础上，提高SOILDMOS器件反向耐压并降低比导通电阻成为业界学者一直以来的研究热点。此外，考虑到功率器件在应用过程中会遭受极端恶劣的环境条件影响，高温以及辐射引起的器件性能退化都成为SOI LDMOS器件特性研究中需要考虑的因素。为了获得SOI LDMOS击穿电压和比导通电阻之间更好的折中，本课题基于横向超结SOI LDMOS器件，针对横向超结器件易受衬底辅助耗尽效应的影响这一问题，在降低表面电场技术、场板技术、横向变掺杂技术等电场调制理论的指导下，设计了几种具有较高击穿电压和低比导通电阻的器件新结构。此外，对器件的可靠性诸如自加热效应、单粒子效应也做了相关的研究。通过相关理论研究与仿真分析，对论文的主要工作可归纳如下:
　　(1)对于传统超结SOI LDMOS器件，漂移区采用超结结构作为耐压层，在P区电荷补偿作用下，有利于N区的完全耗尽，获得高击穿电压的同时还可以降低导通电阻。然而超结层受纵向衬底耗尽效应的影响易出现电荷不平衡问题，将会影响器件的性能。为了解决这一问题，提出用侧壁场板结构替代P区的SOI SFP-LDMOS器件结构。其结构特点是用侧氧结合多晶硅场板形成的侧壁场板结构代替超结结构的P区，形成的MIS结构不但可以辅助耗尽N区，而且在多晶硅场板边界处引入新的电场峰，调制了器件表面电场分布，提高了击穿电压。同时研究了单粒子辐照条件下，器件发生单粒子烧毁效应(SEB)的触发机理，通过与普通SOI SJ LDMOS对比，SOI SFP-LDMOS器件具有更强的抗单粒子烧毁的能力。
　　(2)为了提高埋超结LDMOS器件的耐压，本文将埋超结结构与图形化埋氧结构结合，提出了SOI BSJ-PT LDMOS器件结构。其结构特点是靠近源区一侧形成P型沟槽区，刻蚀沟槽的同时在漂移区下方获得阶梯埋氧层。P型沟槽区补偿耗尽邻近的N漂移区，增强了3D RESURF效应，因此可以进一步提高漂移区掺杂浓度，降低了通态导通电阻。同时阶梯埋氧结构在阶梯拐角位置引入新的电场峰，在电场调制作用下提高了漂移区表面电场中部低谷区幅值，使电场分布更趋均匀，进而提高了器件击穿电压。
　　(3)针对SOI LDMOS器件在反偏条件下沿漂移区方向从源端至漏端耗尽作用逐渐增强的特点，SOI LDMOS器件采用N漂移区宽度线性增大且与高K介质材料交替分布的VLW结构自适应地负担漏极偏置电压。因为SOI VLW LDMOS结构采用了不同于常规的楔形漂移区结构，所以对其通态特性进行较为详细的研究，通过理论推导其导通电阻解析式，经仿真验证其是否能准确预测器件性能。此外针对SOI器件通态条件下会遭受自加热效应，采用非等温仿真验证选取碳化硅(SiC)材料替代SOI埋氧衬底可以有效缓解自加热效应对器件产生的影响。另外通过等温仿真模拟了温度变化对器件特性的影响，通过对比不同衬底器件的电热效应响应以表征功率器件的温度可靠性。