本文通过分析平面结构硅磁敏三极管基本结构、工作原理和特性,给出集成化SOI硅磁敏三极管差分结构,该集成化结构由两个具有相反磁敏感方向的SOI硅磁敏三极管(PSMST1、PSMST2)和集电极负载电阻(RL1、RL2)构成,包括一个发射极(E)、两个基极(B1、B2)、两个集电极(C1、C2)和两个集电极负载电阻。根据基本结构,采用ATLAS软件构建平面硅磁敏三极管仿真模型,研究基区长度(L)、基区宽度(w)、发射区宽度(WE)和衬底类型对其IC-VCE特性、磁特性和温度特性的影响,实现结构参数优化,在此基础上,构建SOI硅磁敏三极管差分结构仿真模型进行仿真分析。基于上述,本文在器件层为<100>晶向P型高阻(ρ>1000?·cm)SOI片上研究、设计并制作集成化SOI硅磁敏三极管差分结构。通过使用半导体参数测试仪(Keithley 4200)、磁场发生器系统(CH-100)、万用表(Agilent 34401A)、恒流源(Rigol SD120)、恒压源(Rigol DP832)以及高低温试验箱(Obis GDJS-100LG-G)等实验仪器,对不同几何结构尺寸的集成化SOI硅磁敏三极管差分结构芯片进行IC-VCE特性、磁特性和温度特性测试。根据实验结果,选出本文最优几何结构尺寸,即WE、w和L分别为400μm、50μm和100μm,当VDD=3.5 V,IB=0.5 mA时,SOI硅磁敏三极管和SOI硅磁敏三极管差分结构集成化芯片的集电极电压输出绝对磁灵敏度分别为68.97 mV/T和132.72 mV/T,集电极电压输出相对温度系数分别为548 ppm/℃和376 ppm/℃。实验结果表明,SOI硅磁敏三极管差分结构集成化芯片可以提高磁灵敏度、改善温度特性。