论文部分内容阅读
无线通信技术的高速发展和数据流量的不断提升,对系统的性能和集成度提出了日趋严苛的要求,而在一个芯片上集成多种模式的无线通信系统具有广泛的应用前景,因此支持多模式多标准的射频收发机成为了人们的研究热点。而高精度、高频谱纯度和宽输出频率范围的频率综合器对多模式多标准射频收发机具有重要意义。本文将对小数分频器和自动频率校准频率综合器中必不可少的模块进行研究与设计。本文首先介绍了小数频率综合器的基本原理,分析了各个子模块及其线性模型,推导了锁相环系统的传递函数,并且根据线性模型研究了锁相环环路的稳定性和相位噪声模型。在此基础上,完成了一个宽带小数频率综合器的系统结构设计。根据指标要求设计了小数分频器,主要包括高速二分频器、0.5步进可编程分频器和△-Σ调制器。高速二分频器使用电流模逻辑实现,在进行二分频的同时生成四相正交本振信号。0.5步进的分频比由0.5步进可编程分频器中的相位切换电路实现,而整数可编程分频器由2/3分频器级联实现。△-Σ调制器采用了改进结构的MASH1.1.1结构,能够增加输出序列长度以减小小数杂散,A-Σ调制器使用半定制的设计方法实现。另外还设计了基于频率比较法的自动频率校准单元以实现最优控制字搜索和环路带宽校准。最优控制字通过二进制搜索和最小值比较来实现,环路带宽校准则通过测量实际压控振荡器的调谐增益来调节电荷泵的电流以使环路带宽近似为常数。小数分频器和自动频率校准单元基于TSMC 0.18μm RF CMOS工艺下进行了设计,包含焊盘的小数分频器版图总面积为1.Ommx0.58mm,自动频率校准单元面积为0.17mmx0.18mm,后仿真结果表明：在最差情况下小数分频器能够在0.4GHz-8GHz频率范围内正常分频,且分频比范围为121～1016,总电流为9.51mA,满足设计指标要求。而自动频率校准单元的平均工作电流小于0.5mA,频率分辨率为5MHz,总校准时间为16.6μs。自动频率校准单元和小数分频器已经应用于一个宽带频率综合器中,有待进一步测试验证。