本论文主要对LDPC码的译码算法和译码器硬件实现进行了研究。 文章首先讨论了LDPC码的几种主要译码算法，包括软判决置信传播(BP)算法以及各种加权比特翻转(WBF)算法。我们深入分析了WBF算法中的校验式权重和变量节点可靠度对译码结果的影响，并在此基础上对现有算法进行了修正，提出了两种改进的WBF算法。仿真结果表明，这两种改进算法能在少量增加计算复杂度的情况下，使译码性能得到明显提升。本文还介绍了多元域LDPC码的软判决译码算法，并在二元域比特翻转算法基础上，提出了一种多元域LDPC码的硬判决符号翻转算法。 文章最后研究了LDPC码并行加权比特翻转(PWBF)算法的硬件实现。PWBF算法不仅在收敛速度上明显优于其它比特翻转算法，其译码性也能够逼近软判决BP算法，因此具有很好的实际应用潜力。但目前还没有文献给出完整的PWBF译码器设计方案。本文对PWBF算法的定点量化性能和译码器存储单元访问方式进行了研究，并在此基础上首次提出了一种基于部分并行结构的译码器设计方案。整个设计方案已用Verilog语言描述，并在Modelsim平台上成功通过了功能仿真验证。