论文部分内容阅读
论文完成了一个多功能的实时时钟发生器的前端ASIC设计，阐述了开发亚微米和深亚微米ASIC的前端过程：首先从系统的角度分析芯片的结构和实现方法，接下来进行行为级、RTL级的模块划分、硬件描述语言的描述以及仿真（以便验证设计的对错），最后对RTL级模块进行综合，使之成为门级电路形式的网表，随之进行门级仿真来验证门级网表。这也是用TOP-DOWN方法设计IC的流程。 最后的结果表明，所设计的多功能的实时时钟发生器基本可以作为功能正确的IP软核或固核来使用。