论文部分内容阅读
随着无线通信系统的发展,对频率综合器的指标要求也变得越来越严苛。同时,硅基工艺因其低成本、高集成度而越来越受到人们的青睐。在毫米波频率综合器的设计中,由于VCO工作频率高,导致大的分频比,因此电荷泵和Delta-Sigma调制器（DSM）贡献的噪声大大增加。此外,由于变容管和恒定电容可能主导谐振腔的损耗,使得毫米波VCO的相位噪声和调谐范围恶化。因此,工作于毫米波频段的频率综合器通常具有差的抖动性能。本文针对硅基射频毫米波频率综合器进行了深入的研究,重点集中于小数锁相环及其中的关键模块如压控振荡器（VCO）、分频器、整数锁相环（PLL）等。本文主要研究内容分为如下五个部分:1.低相位噪声反相耦合VCO的设计。通过谐振腔电感将两个电流复用VCO反相耦合,所提出的反相耦合VCO继承了电流复用VCO的优良相位噪声性能,同时能够实现差分输出,减轻VCO对电源线和地线的干扰。此外,反相耦合VCO因反相电磁耦合而获得3 d B的相位噪声下降,同时反相耦合形成的变压器也提升了谐振腔的品质因子从而降低了相位噪声。反相耦合VCO的原型芯片在180 nm CMOS工艺中制备完成,核心电路面积为0.4 mm×0.32 mm。在1.2 V供电电压下的测试结果表明,调谐范围为2.88 GHz～3.61 GHz。在最低频率和最高频率下,1-MHz频偏处的相位噪声分别为-126.7 d Bc/Hz和-123 d Bc/Hz,Fo M（Figure of Merit）分别为188.1 d Bc和190.7 d Bc。2.毫米波隐式三倍频VCO的设计。提出了隐式三倍频VCO结构,通过将传统三倍频结构中的电流注入晶体管对合并到基波VCO中,基波VCO的相位噪声因噪声循环机制而降低。另外,由于电流注入晶体管对成为基波VCO的一部分,因此其不需要额外消耗电流,从而节约了功耗。所提出的隐式三倍频VCO可以同时输出基波和三次谐波,且基波VCO具有低的相位噪声。在65 nm CMOS工艺下制备的芯片原型测试结果表明,输出频率范围为33.68 GHz～40.11 GHz（17.4%）。测试得到的DC电流消耗在最低频率和最高频率处分别为4.1 m A和4.9 m A。在fmin和fmax频率处,1-MHz频偏处的相位噪声分别为-101.2 d Bc/Hz和-97.9 d Bc/Hz。3.宽带注入锁定二分频器的设计。提出了分布式高阶谐振网络,使得谐振腔阻抗中的零点与极点产生的相移可以在很宽的频带内相互抵消,从而出现零相移平台。分析了高阶谐振腔的电感电容及其损耗对相位响应和幅度响应的影响,并得到了零相移平台出现的条件。根据理论推导和仿真结果的验证,给出了所提出的宽带谐振腔的详细设计流程。基于上述分析和仿真,在65 nm LPCMOS工艺下制备了一款宽带注入锁定二分频器。工作在0.7 V供电电压下,该分频器消耗7 m W的直流功耗。当注入信号功率为0 d Bm时,锁定范围为13 GHz～33 GHz,相对锁定范围为87%。当输入信号功率降低到-6 d Bm时,该分频器仍然拥有69.6%的相对锁定范围（15 GHz～31 GHz）。4.低抖动整数锁相环的设计。传统电荷泵型锁相环存在带宽窄、杂散大的缺点,而欠采样I型锁相环具有相位噪声低、杂散小、增益大等优点,但是锁定范围很低。因此,可以将二者结合而形成双环结构的锁相环,避免各自的缺点而利用各自的优点。主环采用电荷泵型环路,其具有较小的环路带宽和较大的VCO增益,可以实现频率和相位的捕捉,同时抑制电荷泵的噪声贡献和参考杂散。辅助环采用欠采样I型环,其具有较大的环路带宽和较小的VCO增益,可以抑制VCO的相位噪声贡献,同时具有较小的参考杂散贡献。分析表明电荷泵的噪声传递函数-3 d B带宽由主环环路增益与辅助环环路增益的交叉点决定,该带宽远小于主环的单位增益带宽。VCO的噪声传递函数带宽完全由辅助环决定。因此,电荷泵和VCO的噪声贡献可以分开调节,且同时得到较好的抑制。基于上述理论设计的双环整数锁相环在130 nm CMOS工艺下制备并测试,1 k Hz～100 MHz的积分RMS抖动为1.36 ps,对应的Fo M为-229.8。5.低抖动级联小数锁相环的设计。该小数锁相环采用两级级联结构,其中第一级为欠采样双环整数锁相环,而第二级为常规小数锁相环。首先分析了提升DSM序列长度以降低小数杂散的方法,通过将常规DSM的各级溢出位延时之后反馈到其输入,可以使得DSM对于任意输入都具有最大的序列长度,且序列长度与级数成指数关系。其次推导了DSM量化噪声与参考时钟频率的关系,结果表明提升参考时钟频率可以有效地降低DSM的量化噪声。采用了欠采样双环整数锁相环来作为参考时钟倍频电路,在提升参考时钟频率的基础上不引入太多的额外噪声。最后,VCO采用隐式三倍频结构,能够同时输出基波电压和三次谐波电压,其中基波电压反馈给PFD用于小数锁相环的锁定,而三次谐波电压用于小数锁相环的最终输出。由于VCO工作于基波模式,因此可以具有优良的相位噪声性能。在28 nm CMOS工艺下制备了常规结构小数锁相环和级联小数锁相环,参考时钟频率为40MHz,锁相环输出的中心频率为27.6 GHz。仿真结果表明,对于常规结构的小数锁相环,1 k Hz～10 MHz的积分RMS抖动为980 fs,而对于级联小数锁相环,相应的积分RMS抖动下降到290 fs。