论文部分内容阅读
本课题属于新一代“高速实时数字荧光示波器”研制项目的一部分，在高性能数字示波器中，高速采集和存储系统是整个系统开发的关键和难点。本论文的工作就是研究和设计高速数据采集与海量实时存储系统。为应对高速数据采集中和高速存储中的各种挑战，本文提出了以FPGA为核心，DDR2 SDRAM存储器作为实时大容量存储介质的整体系统架构，并成功完成了相关硬件平台的设计和验证。每通道最高采样率达到500MSPS，实时存储深度高达512MB。