人们在享受科学技术进步带来的便捷之时,所产生的数据规模与日俱增。因此,数据压缩成为信息科学的一个重要研究课题。数据压缩技术根据解压缩结果能否完全等同于原始数据,分为有损压缩和无损压缩。算术编码不仅本身作为一种无损压缩手段,而且也是接近数据熵极限的编码方式,相比于其他熵编码,算术编码能够取得更为优秀的压缩效果。算术编码从香农提出发展至今,形成了诸多编码方案,如图像压缩标准JPEG所采用的QM编码器,JPEG2000所采用的MQ编码器,视频编码标准HEVC中的CABAC以及新颖的基于虚拟滑窗的编码方案GVSW(Generalized Virtual Sliding Window)。虽然算术编码能够实现较好的编码效果,但是其编码的速度远无法满足压缩需求。为了解决上述矛盾,本文选取先进的GVSW算术编码作为软件方案,并使用FPGA作为硬件平台,实现对GVSW算术编码的高倍率并行加速,使其能够满足日趋严峻的压缩需求。GVSW算术编码是近年提出的一种编码效果优于大多数算术编码的无乘法方案,但是因其在编码过程中多采用顺序的,串行的工作方式和较为庞大的循环迭代,其软件实现所能达到的编码速度极为有限。对于常用的ASCII,仅GVSW算术编码的概率估计过程每编码一个信源符号大约要消耗520个周期,即520(8(87)0)/8)(77),且软件方案中的概率更新、概率估计及比例归一化之间存在严格的顺序性和数据依赖关系,使其在CPU等平台下编码的效率低下。在实现GVSW算术编码硬件系统时,为了能够充分发挥FPGA硬件并行执行的特点,本文提出了一种解决循环迭代的基于并行更新滑动窗口的加速算法PUSW(Parallel Update of Sliding Window),并将软件模块间串行的编码方式改进为适用于硬件实现的并行编码机制,同时确定了适用于GVSW算术编码的加法树来计算编码过程所需的累计和,并利用编码过程的数据分布特性设计了一种跨步输出策略优化比例归一化过程,极大地改善了GVSW的串行工作机制,提高了编码的速度。本文根据GVSW软件方案的不同等级,实现了两个等级的硬件编码系统,并以串口为对外接口,在FPGA上完成了GVSW硬件算术编码系统,在保证软硬件编码结果一致的情况下,硬件编码系统能够实现90Mbps以上的编码速度,相比于软件实现,等级为8的硬件系统的提速比达到2282倍,等级为3的硬件编码系统的提速比达到2380倍。