全耗尽SOI技术非常适合高速度、低压低功耗超大规模集成电路的工艺集成.本论文对全耗尽SOI CMOS器件、电路和工艺进行了研究.(1)对集成电路的发展动态进行了阐述,指出了在进入深亚微米阶段,集成电路技术所面临的挑战,对全耗尽SOI技术的优点以及问题进行了总结.总结了近年来国内外的一些研究成果.对全耗尽SOI CMOS器件物理进行了较详细的阐述.(2)开发了1.2μm多晶硅栅全耗尽SOI CMOS器件与电路工艺,并对这种工艺进行了优化,得到了性能优良的器件与电路.模拟了不同厚度的硅膜下,阈值电压与沟道长度的关系,模拟了不同沟道掺杂浓度和不同硅膜厚度与亚阈值斜率的关系.我们对101级环形振荡器电路进行分析、测试,在3V工作电压下的单级门延迟仅为66ps,体现了全耗尽SOI CMOS电路速度快的特点.并对积累型器件进行了介绍,并把积累型器件的特性与反掺杂型器件进行了比较分析.(3)开发了1.2μm W/TiN栅全耗尽SOI CMOS器件的工艺,主要对金属栅电极的制作工艺进行了研究,使得金属栅和传统的硅工艺能够兼容.由于TiN的功函数处于中间禁带,能在轻掺杂的情况下达到合适的阈值电压,解决了薄膜全耗尽SOI器件的阈值电压波动的问题.(4)开发了一种新的工艺来形成抬高源漏的结构.经过源漏抬高的全耗尽SOI器件很好的解决了源漏电阻大的问题.从器件的输出特性可以看出,具有源漏抬高结构的全耗尽SOI器件的饱和电流明显比没有源漏抬高结构的器件得到了提高.(5)对部分耗尽SOI CMOS器件进行了研究,介绍了部分耗尽SOI器件所具有的浮体效应,然后介绍了部分耗尽SOI CMOS器件的整个的工艺过程,最后从器件的电学特性和环振电路性能方面进行了分析和讨论.