随着半导体制造工艺和集成电路设计技术的提升,传统的系统架构不能满足百亿级芯片的设计需求。在此背景下,多核芯片方案应运而生,并得到了业界的认可。其中,由通用处理器和专用协处理器构成的异构型多核芯片是多核芯片中极其重要的一个分支。可重构计算技术兼具通用处理器灵活性和专用集成电路性能优势,是未来重要的协处理器设计技术之一。同时,片上网络技术也被认为是解决多核芯片片上通讯的最佳方案。本文在充分研究片上网络和可重构计算技术的基础上,提出和实现了一种面向并行计算的片上网络动态可重构计算系统,完成了该系统的FPGA硬件原型设计工作,并通过实验验证了设计的正确性以及优异性。论文的主要工作和结果如下:首先,提出了一种面向并行计算的系统,完成了FPGA原型设计,并介绍了针对该系统的软硬件协同设计的流程和方法。其次,详细介绍了可重构计算节点的设计,重点介绍了计算过程中的配置字流和数据流的工作模式。最后,设计实验以验证设计的正确性和优异性。通过在原型上加载矩阵连乘、2D-IDCT以及JPEG解码算法,验证了系统的功能正确性,并确定了该系统的性能优势。