互连特征尺寸的不断减小,使互连引起的性能问题日益突出,互连问题成为集成电路的发展瓶颈。三维集成技术能够大幅缩短互连长度,减小互连延迟,提高系统的集成度,为解决互连问题和延续摩尔定律提供了可行的技术方案。硅通孔(ThroughSilicon Via,TSV)作为三维集成电路(3D IC)中的一项新型互连技术,实现各层间的信号传输,越来越受到人们的关注。三维集成中TSV数量较多且分布密集,TSV间的串扰耦合将会对信号传输性能产生影响。另外,TSV制造工艺复杂且不成熟,使得TSV中容易产生各种缺陷,影响三维集成电路的可靠性。因此,对TSV进行分析检测,从而提高电路性能和成品率很有必要。本文主要对TSV阵列的串扰耦合进行了分析,并提出了一种内建自测试(BIST)方法,对TSV中心铜导体和绝缘层中存在的故障进行检测。主要研究工作包括:1.在基于TSV的三维集成电路知识的基础上,建立TSV阵列物理模型,通过参数提取软件,计算TSV阵列中的总耦合电容来反映阵列中串扰耦合的大小。讨论TSV数量变化和阵列边缘效应对串扰耦合的影响;提出4种不同TSV阵列的布局结构,并结合S参数分析它们的近端串扰,得到两种利于扩展的TSV阵列模型。同时,对TSV阵列的结构参数进行分析,考虑TSV阵列面积影响,说明了TSV阵列尺寸的选取规律。2.分析TSV故障的产生机理,根据其电气特性,建立TSV有故障与无故障时的等效电路模型。改变故障等效电阻的大小,得到信号传输延迟与故障大小的变化规律。在时间数字转换器(Time to Digital Converter,TDC)的基础上,将TSV作为负载,提出一种新的TSV测试方法。测试电路结构在HSPICE中基于22 nm PTM CMOS工艺下进行设计与模拟。3.根据提出的测试方法,调节电路结构中晶体管参数,分别对开路故障和短路故障进行检测,得到故障对应的输出数字码,其大小反映了故障的严重程度,并对测试结果的有效性进行判定。利用时间放大器原理,对提出的测试方法进行改进,得到该测试方法的检测范围和测试分辨率。